帮帮文库

doc 毕业设计_基于FPGA的全数字锁相环设计 ㊣ 精品文档 值得下载

🔯 格式:DOC | ❒ 页数:40 页 | ⭐收藏:0人 | ✔ 可以修改 | @ 版权投诉 | ❤️ 我的浏览 | 上传时间:2022-06-24 20:17

《毕业设计_基于FPGA的全数字锁相环设计》修改意见稿

1、以下这些语句存在若干问题,包括语法错误、标点使用不当、语句不通畅及信息不完整——“.....年,首次公开发表了描述锁相环路工作原理的文章,但没有引起足够的重视。到了年,锁相环路才应用到电视接收机信号的同步中去。从此,锁相环路开始得到了应用。但是,技术上存在的不足以及花费高昂的成本,主要在航天航空等高科技领域应用锁相环,同时也在部分要求精度高的测绘测量仪器及尖端通信设备用到。到了年,集成化电路发展迅速,各种功能多种的集成部件集成锁相环路芯片以及专门的锁相环路的出现,为锁相环的广泛应用打下了良好的基础。至今,锁相环路普遍应用在调制解调信号彩色电视机副载波信号提取频率合成等。从六十年代开始,人们开始研究数字锁相环路。开始,只是用数字化的器件代替模拟锁相环路中的部分器件。如把模拟锁相环中的压迫振荡器由数控振荡器代替。此外,在模拟锁相环中集成数字鉴相器也能使环路性能大大提高。此后,出现了全数字化锁相环路。所谓全数字化......”

2、以下这些语句存在多处问题,具体涉及到语法误用、标点符号运用不当、句子表达不流畅以及信息表述不全面——“.....年第期张厥盛,郑继禹,万心平锁相技术西安电子科技大学出版社庞浩,王赞基种状态转移时序逻辑的信号鉴相方法中国发明专利年授权庞浩,王赞基种基于实现的全数字锁相环电子技术应用,年第期毕业设计论文中文题目基于的全数字锁相环设计英文题目系别年级专业姓名学号指导教师职称年月日毕业设计论文诚信声明书本人郑重声明在毕业设计论文工作中严格遵守学校有关规定,恪守学术规范我所提交的毕业设计论文是本人在指导教师的指导下研究撰写的成果,设计论文中所引用他人的文字研究成果,均已在设计论文中加以说明在本人的毕业设计论文中未剽窃抄袭他人的学术观点思想和成果,未篡改实验数据。本设计论文和资料若有不实之处,本人愿承担切相关责任。学生签名年月日基于的全数字锁相环设计摘要本设计是设计种二阶全数字锁相环,使用比例积分算法代替传统锁相环路系统中的环路滤波......”

3、以下这些语句在语言表达上出现了多方面的问题,包括语法错误、标点符号使用不规范、句子结构不够流畅,以及内容阐述不够详尽和全面——“.....测得数据分析系统稳定性和锁相速度如表表当,时,系统稳定性和锁相速度分析系统锁定时时间内波动情况频率波动率锁相速度最大值最小值由表,表,表得到的测试数据分析比较可知当固定积分系数,使比例系数的值增大从到,当输入的被锁信号频率较小时小于,输出的锁相信号频率不会产生明显的波动,对系统影响不大。当输入的被锁信号频率较大时,随着比例系数的增大,系统的波动率会减小,系统的稳定性增强。纠其原因是,当比例系数较小时,比例计数会非常的敏感,导致系统直处在振荡状态。总结经过本次设计,我对基于的数字锁相环系统软件设计与硬件设计的认识都有了进步的提升。基于的数字电路设计并非纯粹的软件设计,其有自身的特殊性,与硬件的关联性比较大。所以。在做软件调试时,若出现问题,不仅要进行软件查错,同时也要进行硬件查错。通过整个系统的软硬件调试,我也明白个道理要调通个基于的数字系统的软件与硬件,其实是件不容易的事情......”

4、以下这些语句该文档存在较明显的语言表达瑕疵,包括语法错误、标点符号使用不规范,句子结构不够顺畅,以及信息传达不充分,需要综合性的修订与完善——“.....当前,全数字锁相环已发展多年,相关的技术也越来越成熟。并将全数字化锁相环路应用到倍频信号同步时钟提取以及同步载波提取等方面。锁相环路具有很多优良的特性。它可以测量信号的相位和频率,而且精度很高它作为个窄带低通滤波器,可以滤波大部分的高频干扰信号,从噪声之中提取出有用的信号,能够跟踪载波当有高稳定的振荡源时,它可以提供高而稳定的频率源。它有跟踪调制特性,可制成性能高的解调器和调制器。它有门限低的特性,对模拟信号和数字信号的解调质量的改善起到了很大的作用。锁相环路的数字化,更易于集成化。集成锁相环的体积减小,成本降低,可靠性越来越强的优点在各方面更好的体现出来。因此,研究能够嵌入系统芯片的全数字锁相环,提高环路的工作性能,具有很重要的意义。国内外相关研究状况现今,锁相环技术的发展达到了个新的层次......”

5、以下这些语句存在多种问题,包括语法错误、不规范的标点符号使用、句子结构不够清晰流畅,以及信息传达不够完整详尽——“.....以验证程序的正确性,就称为仿真。下载和硬件测试把生成的配置文件下载到芯片进行实际的程序结果验证。硬件描述语言是技术的重要组成部分,常见的主要有和。第二章设计方案选择论证鉴相器程序设计实现方案方案采用异或门实现鉴相适用于波形对称的情况,线性鉴相范围为,线性增益。鉴相灵敏度高且易于实现,但是需要依靠信号在器件和线路中的延时来工作,而且在电路中会产生毛刺,不便在中实现。方案二边缘控制鉴相器实现鉴相通过捕捉被锁信号和锁相信号的上升沿或是下降沿,进而确定被锁信号和锁相信号的超前滞后情况以及相位差的脉冲宽度。整个鉴相过程比较复杂,对时序的处理要求很好,实现起来也不是很容易,但是能很好的避免了毛刺信号的产生,提高鉴相效率。方案二较方案实现起来复杂,但是能够很好的提高系统的性能,综合考虑选择方案二......”

6、以下这些语句存在多方面的问题亟需改进,具体而言:标点符号运用不当,句子结构条理性不足导致流畅度欠佳,存在语法误用情况,且在内容表述上缺乏完整性。——“.....同时也要有定的耐心与细心。致谢毕业设计做完,也即将毕业了,觉得自己的专业技能得到了进步的提升,分析问题与解决问题的能力也得到了进步的加强。不管自己以后是否从事电子这行,我觉得毕设期间对我的锻炼还是蛮大的。在毕业之前,我觉得应该好好感谢教过我们的每位老师,每位老师都有自己的教学方式与思维方式,他们对我们的影响是潜移默化的。所以,我要感谢每位教过我们的老师。当然,在这里,我要特别感谢的是我的毕设指导老师。在我进行系统调试时,刘老师给了很大的帮助。她帮我起进行系统调试,分析系统存在的问题,提出解决问题的方案,给我指点了不少技术上的迷津。在刘老师的帮助下,我终于顺利完成了我的毕业设计。在这里,我想真诚的说句刘老师,谢谢您,参考文献胡华春,石玉数字锁相环路原理与应用上海科学技术出版社潘松,黄继业技术与清华大学出版社赵杨基于的全数字锁相环设计研究光电技术应用,年第期庞浩,王赞基......”

7、以下这些语句存在标点错误、句法不清、语法失误和内容缺失等问题,需改进——“.....当计数加达到上行阈值时,输出个进位脉冲,当计数减达到下午阈值时,输出个借位脉冲。进位或借位脉冲控制数控振荡器加或减个时钟脉冲进行控制数控振荡器的输出频率。其实现方法思维简单,易于理解,在定频率范围,能很好的滤除信号中的高频杂波,但是其工作原理是个非线性过程,无法作合理的线性近似,这样就不能够得到这个部分的传递函数,这样也就不能推导出整个锁相系统的传递函数,给系统参数的设计确定及系统性能的分析带来了不便。方案二采用比例积分法的环路滤波器采用比例积分方法的环路滤波器能克服上述脉冲序列低通滤波计数的方法稳定性和锁相速度如表表当,时,系统稳定性和锁相速度分析系统锁定时时间内波动情况频率波动率锁相速度最大值最小值当比例系数,积分系统时,测得数据分析系统稳定性和锁相速度如表表当,时......”

8、以下文段存在较多缺陷,具体而言:语法误用情况较多,标点符号使用不规范,影响文本断句理解;句子结构与表达缺乏流畅性,阅读体验受影响——“.....采用大量可编程器件,以硬件描述语言为设计工具来设计锁相环,把整个锁相环系统集成到芯片中,构成片内锁相环。而锁相环的性能也在稳步中不断提高。技术与语言简介是的简称,即现场可编程逻辑器件,是除外的另大类大规模可编程逻辑器件。对其硬件的了解应注意以下点芯片工作电源和接入的要求。现今常用芯片所用的电平主要上有和的电平。与其它器件相接时要注意电平的转换。编程模式。常用的有模式和模式。在模式下编程,配置文件是下载到的配置芯片中,断电不保存。在模式下,配置文件是下载到中,掉电后可保持。多用途端口专用输入口口口全局控制口锁相环时钟输入输出口的使用方法及电气性能。内部的嵌入式模块。配置器件。面向的开发流程设计输入主要有两种方法,是图形输入,二是硬件描述语言文本输入综合事实上,设计过程中的每步都可称为个综合环节。设计过程通常从高层次的行为描述开,以最底层的结构描述结束......”

9、以下这些语句存在多方面瑕疵,具体表现在:语法结构错误频现,标点符号运用失当,句子表达欠流畅,以及信息阐述不够周全,影响了整体的可读性和准确性——“.....表,表得到的测试数据比较分析可知当输入的被锁信号频率比较小小于时,比例系数固定为,增大锁相环系统的积分系数由到,对锁相信号的波动不会造成太大的影响,可忽略。但当输入的被锁信号频率较高时大于,增加系统的积分系数,会使输出锁相信号的频率波动率变大,既影响系统的稳定性。纠其原因是,积分系数增大,会使系统对相位误差的敏感度下降,导致系统在定的相位误差范围内直对输出的锁相信号进行频率调节,使系统不够稳定。当比例系数,积分系统时,测得数据分析系统稳定性和锁相速度如表表当,时,系统稳定性和锁相速度分析系统锁定时时间内波动情况频率波动率锁相速度最大值最小值当比例系数,积分系统时,测得数据分析系统稳定性和锁相速度如表表当,时,系统稳定性和锁相速度分析系统锁定时时间内波动情况频率波动率锁相速度最大值最小值当比例系数......”

下一篇
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
1 页 / 共 40
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
2 页 / 共 40
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
3 页 / 共 40
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
4 页 / 共 40
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
5 页 / 共 40
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
6 页 / 共 40
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
7 页 / 共 40
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
8 页 / 共 40
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
9 页 / 共 40
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
10 页 / 共 40
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
11 页 / 共 40
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
12 页 / 共 40
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
13 页 / 共 40
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
14 页 / 共 40
毕业设计_基于FPGA的全数字锁相环设计
毕业设计_基于FPGA的全数字锁相环设计
15 页 / 共 40
温馨提示

1、该文档不包含其他附件(如表格、图纸),本站只保证下载后内容跟在线阅读一样,不确保内容完整性,请务必认真阅读。

2、有的文档阅读时显示本站(www.woc88.com)水印的,下载后是没有本站水印的(仅在线阅读显示),请放心下载。

3、除PDF格式下载后需转换成word才能编辑,其他下载后均可以随意编辑、修改、打印。

4、有的标题标有”最新”、多篇,实质内容并不相符,下载内容以在线阅读为准,请认真阅读全文再下载。

5、该文档为会员上传,下载所得收益全部归上传者所有,若您对文档版权有异议,可联系客服认领,既往收入全部归您。

  • 文档助手,定制查找
    精品 全部 DOC PPT RAR
换一批