帮帮文库

doc 毕业设计_基于FPGA的数字跑表 ㊣ 精品文档 值得下载

🔯 格式:DOC | ❒ 页数:20 页 | ⭐收藏:0人 | ✔ 可以修改 | @ 版权投诉 | ❤️ 我的浏览 | 上传时间:2022-06-24 20:17

《毕业设计_基于FPGA的数字跑表》修改意见稿

1、以下这些语句存在若干问题,包括语法错误、标点使用不当、语句不通畅及信息不完整——“.....四程序代码及分析端口说明内部信号说明为百分秒向秒的进位,为秒向分的进位百分秒技术模块,每计满,产生个进位异步进位,为时正常计数,为时暂停计数低位计数至时,低位归零低高位计数至时,高位归零低高位计数至时,触发进位位低位计数至,高位技术为止时,高位计数低位计数未至时,低位计数低位计数未至时,触发进位位秒计数模块,每计满,产生个进位秒信号的高位和低位分钟信号的高位和低位如图是本实例的数字跑表模块图......”

2、以下这些语句存在多处问题,具体涉及到语法误用、标点符号运用不当、句子表达不流畅以及信息表述不全面——“.....代码中端口信号的定义时钟信号异步复位信号暂停信号百分秒的高位和低位秒信号的高位和低位分钟信号的高位和低位如图是本实例的数字跑表模块图。四程序代码及分析端口说明内部信号说明为百分秒向秒的进位,为秒向分的进位百分秒技术模块,每计满,产生个进位异步进位,为时正常计数,为时暂停计数低位计数至时,低位归零低高位计数至时,高位归零低高位计数至时,触发进位位低位计数至,高位技术为止时,高位计数低位计数未至时,低位计数低数字跑表提供了清零为和暂停位,百分秒的时钟信号可以通过系统时钟分频提供。分频至......”

3、以下这些语句在语言表达上出现了多方面的问题,包括语法错误、标点符号使用不规范、句子结构不够流畅,以及内容阐述不够详尽和全面——“.....实现了计数及进位的设计,通过几个模块的设计实现个特定用途的模块数字跑表。二实验目标初步掌握语言的设计方法完成个数字跑表的设计。三实验原理本字跑表首先要从最低位的百分秒计数器开始,按照系统时钟进行计数。计数至后向秒计数器仅为,秒计数器百分秒计数器的进位位为时钟进行计数。计数至后向分计数器进位,分计数器以秒计数器的进位位为时钟进行计数。数字跑表巧妙地运用进位位作为时钟来减少计数的位数。如果统使用系统时钟作为计数时钟,那秒计数器将是个进制的计数器,额分计数器将是个进制的计数器。这将极大的浪费的逻辑资源......”

4、以下这些语句该文档存在较明显的语言表达瑕疵,包括语法错误、标点符号使用不规范,句子结构不够顺畅,以及信息传达不充分,需要综合性的修订与完善——“.....为秒向分的进位百分秒技术模块,每计满,产生个进位异步进位,为时正常计数,为时暂停计数低位计数至时,低位归零低高位计数至时,高位归零低高位计数至时,触发进位位低位计数至,高位技术为止时,高位计数低位计数未至时,低位计数低位计数未至时,触发进位位秒计数模块,每计满,产生个进位异步复位低位计数至时,低位归零低位计数至时,高位计数至位,高位归零低位计数至时,高位计数至位,触发进位位低位计数至时,高位计数未至时,高位计数低位计数至时,低位计数低位计数至时,不触发进位位分钟计数模块,每计满......”

5、以下这些语句存在多种问题,包括语法错误、不规范的标点符号使用、句子结构不够清晰流畅,以及信息传达不够完整详尽——“.....单击引脚分配完成图完成引脚分配六设计心得本次试验设计经过了四个阶段的程序设计,第阶段是了解数字电子跑表的工作方式及其原理,确定设计的方向与方法以及确定设计过程中发需要的软件及工具。第二阶段是熟悉用软件编写语言的方法,这阶段侧重于对语言的基本掌握,在这阶段中因为对语言不太熟悉,所以显得相对笨拙,进展也会相对缓慢。第三阶段是进行硬件的设计,在这个过程中,对软硬件结合出现的问题做了大量的工作,得到了比较理想的效果。总体上......”

6、以下这些语句存在多方面的问题亟需改进,具体而言:标点符号运用不当,句子结构条理性不足导致流畅度欠佳,存在语法误用情况,且在内容表述上缺乏完整性。——“.....只需要个进制的计数器和两个进制的计数器。在实际的设计中,为了是计数器更加简单,计数器使用高低位两个计时器来实现。进制计数器分别是最高位进制计数器,地位进制计数器,进制计数器分别是高进制计数器,低位进制计数器。这样整个数字跑表使用个计数器来实现。同时由于进制计数器重复使用了次,可以使用的模块实现十进制计数器,这样就可以通过模块复用来节省整个模块使用的资源。数字跑表提供了清零为和暂停位,百分秒的时钟信号可以通过系统时钟分频提供。分频至,即可实现真实的时间计数......”

7、以下这些语句存在标点错误、句法不清、语法失误和内容缺失等问题,需改进——“.....在软件上做了相关的功能仿真和时序仿真,也实现了再硬件上的测试,虽然离工程上的运行还比较远,但作为实验研究课题及达到了要求。在这次课程设计过程中,我很是受益匪浅,不仅对自己在大三所学的只是进行了回顾,并积累了宝贵的经验和培养了自己额动手能力和运用所学知识解决实际问题的能力。通过这次实验,我们知道了理论和实际的距离,也知道了理论和实际想结合的重要性。从中得到了很多书上没有的知识。自己今后将会更加努力地把理论知识和实际应用结合起来,提高自己的能力。七参考文献黄焱应用开发入门与经典实例,人民邮电出版社出版......”

8、以下文段存在较多缺陷,具体而言:语法误用情况较多,标点符号使用不规范,影响文本断句理解;句子结构与表达缺乏流畅性,阅读体验受影响——“.....低位归零低位计数至,高位计数至时,高位归零低位计数至时,高位计数未至时,高位计数低位计数未至时,低位计数五实验步骤新建个文件夹,后面产生的工程和原程序都保存在这个文件夹中创建工程打开软件,在菜单里选择可新建个工程选择合适的语言保存指定工程存放的目录工程名和顶层实体名,工程名和顶层实体名要求相同,工程目录可以随意设置,但必须是英文的目录,单击按钮。将程序输入编译运行程序单击,运行程序若没有错进行下步创建波形文件,单击,导入波形右击......”

9、以下这些语句存在多方面瑕疵,具体表现在:语法结构错误频现,标点符号运用失当,句子表达欠流畅,以及信息阐述不够周全,影响了整体的可读性和准确性——“.....三实验原理四程序代码及分析五实验步骤新建个文件夹,创建工程编译运行程序导入波形显示波形波形运行后结果引脚分配引脚分配完成图六设计心得七参考文献实验的主要内容通过对语言的编写个具有百分秒秒分计时功能的数字跑表,可以实现个小时以内精确至百分之秒的计时器......”

下一篇
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
1 页 / 共 20
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
2 页 / 共 20
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
3 页 / 共 20
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
4 页 / 共 20
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
5 页 / 共 20
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
6 页 / 共 20
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
7 页 / 共 20
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
8 页 / 共 20
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
9 页 / 共 20
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
10 页 / 共 20
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
11 页 / 共 20
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
12 页 / 共 20
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
13 页 / 共 20
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
14 页 / 共 20
毕业设计_基于FPGA的数字跑表
毕业设计_基于FPGA的数字跑表
15 页 / 共 20
温馨提示

1、该文档不包含其他附件(如表格、图纸),本站只保证下载后内容跟在线阅读一样,不确保内容完整性,请务必认真阅读。

2、有的文档阅读时显示本站(www.woc88.com)水印的,下载后是没有本站水印的(仅在线阅读显示),请放心下载。

3、除PDF格式下载后需转换成word才能编辑,其他下载后均可以随意编辑、修改、打印。

4、有的标题标有”最新”、多篇,实质内容并不相符,下载内容以在线阅读为准,请认真阅读全文再下载。

5、该文档为会员上传,下载所得收益全部归上传者所有,若您对文档版权有异议,可联系客服认领,既往收入全部归您。

  • 文档助手,定制查找
    精品 全部 DOC PPT RAR
换一批