位计数至时，不触发进位位分钟计数模块，每计满，系统自动清零异步复位低位计数至时，低位归零低位计数至，高位计数至时，高位归零低位计数至时，高位计数未至时，高位段是了解数字电子跑表的工作方式及其原理，确定设计的方向与方法以及确定设计过程中发需要的软件及工具。

第二阶段是熟悉用软件编写语言的方法，这阶段侧重于对语言的基本掌握，在这阶段中因为对语言不太熟悉，所以显得相对笨拙，进展也会相对缓慢。

第三阶段是进行硬件的设计，在这个过程中，对软硬件结合出现的问题做了大量的工作，得到了比较理想的效果。

总体上，笨设计已近达到了预期的效果，在软件上做了相关的功能仿真和时序仿真，也实现了再硬件上的测试，虽然离工程上的运行还比较远，但作为实验研究课题及达到了要求。

在这次课程设计过程中，我很是受益匪浅，不仅对自己在大三所学的只是进行了回顾，并积累了宝贵的经验和培养了自己额动手能力和运用所学知识解决实际问题的能力。

通过这次实验，我们知道了理论和实际的距离，也知道了理论和实际想结合的重要性。

从中得到了很多书上没有的知识。

自己今后将会更加努力地把理论知识和实际应用结合起来，提高自己的能力。

七参考文献黄焱应用开发入门与经典实例，人民邮电出版社出版，年月侯建军郭勇技术基础教程清华大学出版社北京交通大学出版社年月黄智伟系统设计与实践电子工业出版社年月数低位计数未至时，低位计数五实验步骤新建个文件夹，后面产生的工程和原程序都保存在这个文件夹中创建工程打开软件，在菜单里选择可新建个工程选择合适的语言保存指定工程存放的目录工程名和顶层实体名，工程名和顶层实体名要求相同，工程目录可以随意设置，但必须是英文的目录，单击按钮。

将程序输入编译运行程序单击，运行程序若没有错进行下步创建波形文件，单击，导入波形右击，把元器件添加进去显示波形波型图如下更改类型波形运行后结果如下所示保存运行后的波形图引脚分配单击进行引脚分配直接导入引脚分配，单击引脚分配完成图完成引脚分配六设计心得本次试验设计经过了四个阶段的程序设计，第六设计心得七参考文献实验的主要内容通过对语言的编写个具有百分秒秒分计时功能的数字跑表，可以实现个小时以内精确至百分之秒的计时器。

数字跑表的显示可以通过编写数码管显示程序来实现，实现了计数及进位的设计，通过几个模块的设计实现个特定用途的模块数字跑表。

二实验目标初步掌握语言的设计方法完成个数字跑表的设计。

三实验原理本字跑表首先要从最低位的百分秒计数器开始，按照系统时钟进行计数。

计数至后向秒计数器仅为，秒计数器百分秒端口说明，内部信号说明为百分秒向秒的进位，为秒向分的进位百分秒技术模块，每计满，产生个进位异步进位，为时正常计数，为时暂停计数低位计数至时，低位归零低高位计数至时，高位归零低高位计数至时，触发进位位低位计数至，高位技术为止时，高位计数低位计数未至时，低位计数低位计数未至时，触发进位位数器的进位位为时钟进行计数。

计数至后向分计数器进位，分计数器以秒计数器的进位位为时钟进行计数。

数字跑表巧妙地运用进位位作为时钟来减少计数的位数。

如果统使用系统时钟作为计数时钟，那秒计数器将是个进制的计数器，额分计数器将是个进制的计数器。

这将极大的浪费的逻辑资源。

而使用进位位作为计数时钟，只需要个进制的计数器和两个进制的计数器。

在实际的设计中，为了是计数器更加简单，计数器使用高低位两个计时器来实现。

进制计数器分别是最高位进制计数器，地位进制计数器，进制计数器分别是高进制计数器，低位进制计数器。

这样整个数字跑表使用个计数器来实现。

同时由于进制计数器重复使用了次，可以使用独立的模块实现十进制计数器，这样就可以通过模块复用来节省整个模块使用的资源。

数字跑表提供了清零为和暂停位，百分秒的时钟信号可以通过系统时钟分频提供。

分频至，即可实现真实的时间计数。

详细的时钟分频设计渎职可以参考相关的资料实现。

代码中端口信号的定义时钟信号异步复位信号暂停信号百分秒的高位和低位秒信号的高位和低位分钟信号的高位和低位如图是本实例的数字跑表模块图。

四程序代码及分四程序代码及分析五实验步骤新建个文件夹，创建工程编译运行程序导入波形显示波形波形运行后结果引脚分配引脚分配完成图基于的数字跑表学院物电学院姓名蔡金花学号班级班日期年月日目录实例的主要内容二实验目标初步掌握语言的设计方法完成个数字跑表的设计。

三实验原理秒计数模块，每计满，产生个进位异步复位低位计数至时，低位归零低位计数至时，高位计数至位，高位归零低位计数至时，高位计数至位，触发进位位低位计数至时，高位计数未至时，高位计数低位计数至时，低位计数低位计数至时，不触发进位位分钟计数模块，每计满，系统自动清零异步复位低位计数至时，低位归零低位计数至，高位计数至时，高位归零低位计数至时，高位计数未至时，高位端口说明，内部信号说明为百分秒向秒的进位，为秒向分的进位百分秒技术模块，每计满，产生个进位异步进位，为时正常计数，为时暂停计数低位计数至时，低位归零低高位计数至时，高位归零低高位计数至时，触发进位位低位计数至，高位技术为止时，高位计数低位计数未至时，低位计数低位计数未至时，触发进位位