基于FPGA的DDS的设计（最终版）㊣精品文档值得下载

生的抖动效应使产生不必要的抖动变化，而造成重复统计按键次数的结果。

当有抖动时，无抖动，抖动基本消除。

按键编码电路在键盘上是计数的方式扫描，但是只是键盘位置的代号，并非键盘上真正的按键值，所以要设计个键盘编码电路，而且在更换不同键盘时，由于按键值的不同可以进行适当的改变。

显示模块显示模块采用位显示，可使系统实现简单化，采用动态扫描显示的方法，可以减少系统功率损耗。

在键入数据时采用移位的方式逐个显示键入数值，输入完毕后其数据和单位并显示八位数码管，前位用来显示位数据，最后位用以显示频率单位。

利用程序控制，当输入频率小于时，显示当输入频率大于，时，显示，更好的实现人机交流。

外围电路是设计的难点，其设计需要精心与细心，上述模块以基本达到设计要求。

结束语近几年超高速数字电路的发展以及对的深入研究，的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平。

随着这种频率合成技术的发展，现已广泛应用于通讯导航雷达遥控遥测电子对抗以及现代化的仪器仪表工业等领域。

直接数字频率合成器的基本优点是在微处理器的控制下。

能够准确而快捷地调节输出信号的频率相位和幅度。

此外，具有频率和相位分辨率高频率切换速度快易于智能控制等突出特点。

近多年来和等几家公司根据这些改进技术推出了系列性能优良的专用集成电路其工作频率可达频率分辨率可到，排除的限制，杂散指标已可达以下。

其应用领域也不再限于频率合成，己有专门用于产生信号的。

本设计从可编程逻辑器件着手，用语言，结合，等芯片实现了数字直接频率合成技术。

首先通过对输出信号理论分析，总体上提出实现方案。

然后通过相位累加器，的设计，用实现了正弦波，方波发生器，完成了波形发生器的软件设计和调试，设计键盘，显示电路，最终实现了分辨率为的正弦波。

其滤波电路用的是模拟可编程芯片，其低通滤波性能较好，输出波形平滑。

同时，设计中还存在些不足之处，主要表现在以下几个方面。

第，外围电路的控制模块不够理想，成为影响的主要因素，可以用单片机控制输入部分。

第二，累加器没采用流水线结构，累加器影响其频率可靠度。

第三，波形采用位，针对输出输出平坦度不够的问题，可以通过软硬件修正的方法来解决，可以扩充的容量。

随着集成电路工艺的不断改善，产品的功能也愈来愈强大。

现在不仅在个芯片上能够集成所需要的全部功能，例如频率和相位累加器相位幅度变换电路和数模转换器等，而且也具备了些有用的调制能力，例如相移键控和正交幅度调制等。

在频率合成界将有辉煌的明天。

参考文献潘松，黄继夜技术实用教程科学出版社李国丽，等与数字系统设计机械工业出版社，张厥盛，曹丽娜锁相与频率合成技术成都电子科技大学出版社，钟将为，石卫华，董德存可编程正弦波发生器芯片的原理及应用，翁木云设计与应用西安电子科技大学，林明权数字控制系统设计范例电子工业出版社，高玉良，李延辉，俞志强现代频率合成与控制技术北京航空工业出版社，高泽溪高成直接数字频率合成器及其性能分析北京航空航天大学学报雷春奇赵之凡基于的波形噪声分析及对称性设计电子测凳与仪器报，李琳王松张尔扬种有效的低杂散设计方案通信学报，唐长文种高速直接数字频率合成器及其实现，微电子学，冯程用直接数字频率合成器产生正弦波华中科技大学本科生论文，周国富，利用实现专用集成电路，电子技术应用，陈意军，王迎旭在频率测控系统中的应用半导体技术第卷第期年致谢值此毕业论文完成之际，首先衷心感谢导师贺老师。

贺老师以其渊博的学识，丰富的经验在本课题的开题研究过程及论文撰写各个阶段给予了我悉心的指导。

贺老师是不怕苦不怕累的人，是对人热情关心他人的人，是工作严禁踏实的人，是我们终寄存器模块输入控制模块身学习的榜样。

在这里还要特别感谢班主任刘老师。

大学四年刘老师给予我们关心，教我们做人的道理与做事的方法，他改变我的生。

刘老师善良，友好，热情，典型的个普通而不平凡的人，他的精神是我终身的动力。

感谢各位同学给予毕业设计的关心和帮助以及在生活中给我的帮助。

年月附录顶层模块图附录系统总电路图附录程序清单顶层设计位全加器模块位加法器模块，寄存器模块。

又因为遵循奈奎斯特取样定律即最高的输出频率是时钟频率的半，即。

实际中的最高输出频率由允许输出的杂散水平决定，般取值为。

对进行优化设计，目的是在保持原有优点的基础上，尽量减少硬件复杂性，降低芯片面积和功耗，提高芯片速度等。

为了减小的设计成本，对其结构进行优化，优化后的核心结构框图如下所示。

图优化后的核心框图其中的地址转换器是根据的数值判断数值是增长或减少，数据转换器是根据的数值判断生成波形的前半个周期或者后半个周期。

的工作原理图所示是个基本的电路工作原理框图。

图输出原理框图电路般包括基准时钟频率累加器相位累加器幅度相位转换电路转换器和低通滤波器。

每来个时钟脉冲，位加法器将频率控制数据与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的输入端。

累加寄存器方面将在上时钟周期作用后所产生的新的相位数据反馈到加法器的输入端，以使加法器在下时钟的作用下继续与频率控制数据相加另方面，将这个值作为取样地址值送入幅度相位转换电路，幅度相位转换电路根据这个地址值输出相应的波形数据。

最后，经数模转换和低通滤波器将波形数据转换成所需要的模拟波形。

相位累加器在基准时钟的作用下，进行线性相位累加，当相位累加器累加满量时就会产生次溢出，这样就完成了个周期，这个周期也就是合成信号的个频率周期。

其中，输出频率的变化是通过改变累加器中的相位递增寄存器中的常数，便改变了每个周期中的点数，而这些点数正是用来改变整个波形的频率。

当个新的常数被存进寄存器，波形的输出频率便随着下个时钟周期连续地改变改变相位。

相位累加器将依据中存储的常数来改变中的地址，若数值很小即频率较低，累加器便步步地经过每个地址。

当的值较大时，相位累加器将跳跃些地址。

因此，随着频率的增加，每个波形周期中的输出采样点数将减小。

实际上，在不同频率的波形中，每个周期给出的点数是不同的。

的输出频率及分辨率输出信号的频率由式给定式中，为输出频率，为系统同步的时钟频率，为累加器位数，为输入频率的数值。

可见，理论上通过设定相位累加器位数频率控制字和基准时钟的值，就可以产生任频率的输出。

而的频率分辨率定义也即输出频率的步进制。

由于基准时钟般固定，因此相位累加器的位数就决定了频率分辨率。

事实上转换器的输出波形，相当于是个连续平滑波形的采样，这样根据奈奎斯特采样定律，采样率必需要大于信号频率的两倍。

也就是说转化器的输出如果要完全恢复的话，输出波形的频率必须小于。

般来说，位数越多，分辨率越高。

那么的最大取有定的过渡带的，所以输出频率还要有定的余量，般来说在实际应用当中的输出频率不能超过。

本设计采用设计的分辨率约为。

第章实现直接数字频率合成通过第二章对基本原理的分析，的基本原理是以数控振荡器的方式，产生频率相位可控制的正弦波。

电路般由相位累加器波形存储器正弦，方波查找表数模转换器低通平滑滤波器构成。

本设计采用设计的相位累加器相位分辨率约为度。

相位累加器的设计相位累加器是整个的核心。

它的输入是相位增量，又由于，与输出频率是简单的线形关系信号发生器的输出可以描述为其中是指前个周期的相位值，同样得到由上面的推导，可以看出，只要对相位的量化值进行简单的累加运算，就可以得到正弦信号的当前的相位值，而用累加的相位增量量化值决定了信号的输出频率，并呈简单的线形关系。

相位累加器的输入又称为频率字输入，事实上当系统基准时钟是时，就等于。

相位累加器由位加法器与位相位寄存器级联成。

此环节是典型的反馈电路每来个时钟脉冲，累加器将频率控制字与相位寄存器输出的累加相位数据相加，把相加后的结果送至相位寄存器的数据输入端相位寄存器将累加器上个时钟作用后所产生的新相位数据反馈到累加器的输入端，以使累加器在下个时钟的作用下继续与频率控制数据相加。

这样，相位累加器在参考时钟的作用下，进行线性相位累加，当累加器累加满量时就会产生次溢出，完成个周期性的动作，这个周期就是合成信号的个频率周期，累加器的溢出频率就是输出的信号频率。

本设计采用位的累加器，的晶振其频率分辨率可以达到，累加采用原理输入法。

相位累加器实质就是由加法器和寄存器构成位加法器的设计本设计需要位的加法器，设计采用串性与并行结合，先构成个位加法器，然后用个八位的加法器构成累加器，其位的加法器如图所示图位加法器模块图仿真与分析仿真波形如图所示图位全加器仿真波形能完成位加法，进位输出正常，达到设计目标。

其图引脚图模拟电流输出端，当寄存器中数据全为时，输出电流最大，当寄存器中数据全为时，输出电流为。

模拟电流输出端，与的和为个常数，即常数。

反馈电阻引出端，内部已经有反馈电阻，所以端可以直接接到外部运算放大器的输出端，这样相当于将个反馈电阻接在运算放大器的输出端和输入端之间。

参考电压输入端，此端可接个正电压，也可接个负电压，它决定至的数字量转化出来的模拟量电压值的幅度，范围为。

端与内部形电阻网络相连。

芯片供电电压，范围为。