doc 基于FPGA的SPI串行外围接口接口的设计 ㊣ 精品文档 值得下载

🔯 格式:DOC | ❒ 页数:37 页 | ⭐收藏:0人 | ✔ 可以修改 | @ 版权投诉 | ❤️ 我的浏览 | 上传时间:2026-03-17 11:30

设计的同时,不能完全照搬别人的东西,同时要结合自己的思考,用简单有效的方法来实现设计,并结合原理来思考别人是不是正确。


在本次发送接收数据的有个程序不仅繁琐,而且发送接收不能同时进行,显然是的程序,并且本次设计另外个程序在些端口完全没什么用,也输入进去,显然是抄袭在抄袭的结果。


所以,无论在做任何设计,定要紧跟定义,功能实现与否设计,而不是紧紧看懂硬搬硬套。


本次毕业设计所做的工作虽然简单,但也体会到不少东西。


比如,我理解到在平时做单片机实验室那些初始化程序所做的目的。


我所做的控制寄存器的东西便是那些初始化程序执行命令。


控制寄存器的每位用来控制整个系统的运行以及系统特性,通过命令指令便将命令写到系统中去。


以前的留在脑中的疑问,那些初始化驱动程序便迎刃而解。


同时在本次设计,也领略到些设计方面的步骤。


即应该先了解哪些方面,再进行哪些方面的理解,再进行哪些方面的分析,再进行哪些方面的重点理解。


在编写特定模块时,可以先看厂家所规定的定义来实现所需设计的系统。


总之,通过本次设计,为今后的学习工作打下了个很好的基础,为今后积累了非常宝贵的经验。


致谢在我学士论文完成之际,谨向我攻读学士学位的过程中曾经教育过我的老师,关心过我的亲人,关心过我的朋友,和所有帮助过我的人们致以最崇高的敬意和深深的感谢,衷心感谢我的指导老师陈适老师。


他丰富的知识和渊博的学识是我设计时所有理论知识的源泉,他为我的毕业设计进行了详细的讲解,为我提出的问题进行了耐心的解答,并指导我如何入手项目和查找资料,为我提供正确的导向。


除此之外,他还为我的毕业设计提供了优越的环境以及毕业设计所需的硬件开发板,通过在开发板上进行调试和验证,我很快的理解和掌握了调试工具。


衷心感谢同小组的进行毕业设计的同学们,在设计进行和测试的时候给我的无私的帮助和支持,通过与他们的交流,我不仅了解了关于调试方面的知识,还熟悉了误码仪各个部分的工作,使我能够在较短的时间内学到更多的东西,能够将的调试与误码仪联系起来。


衷心感谢陈适老师的学生,在我刚入手的时候通过他们的报告来逐渐熟悉此项目,在后面的学习过程中,他们也给予了很多软件方面的帮助,对我提出的问题也很耐心的回答,在这里表示感谢。


感谢武汉理工大学的所有领导,老师和为我们学习生活环境创造切的人们,正是你们的辛勤工作,才把我培育成了名合格的大学生。


再次衷心感谢我的导师陈适老师,参考文献樊昌信,徐炳祥,吴成柯等通信原理第版北京国防工业出版社,薛小刚,葛毅敏设计指南北京人民邮电出版社,夏宇闻数字系统教程第版北京航天航空大学出版社,,陈小忠边界扫描技术的研究西安邮电学院,黄志强,潘天保,俞鸣等可编程逻辑器件的应用与设计北京人民邮电出版社,朱明程,董尔令可编程逻辑器件原理及应用西安西安电子科技大学出版社,,孙航可编程逻辑器件的高级应用与设计技巧北京电子工业出版社,黄智伟,王彦,陈琼系统设计与实践北京电子工业出版社,段吉海,黄智伟基于的数字系统建模与设计北京电子工业出版社,刘明章基于的嵌入式系统设计北京国防工业出版社,徐欣,于红旗,易凡,卢启中等基于的嵌入式系统设计北京机械工业出版社,王冠,黄熙,王鹰等与数字电路设计北京机械工业出版社,,,徐洋等基于的设计与工程应用人民邮电出版社串行接口接口应用设计作者马潮老师串行外围接口作者顾卫刚老师基与的端口设计梁东莺深圳信息职业技术学院信息中心,广东,深圳附录设计程序如下,时钟,异步复位,地址,数据输入数据输出,中断输出,串行时钟输出控制寄存器扩展寄存器传输接收寄存器输入数据给控制寄存器和状态寄存器设置控制寄存器中断使能,该位为允许中断系统允许位。


该位为打开系统,为关闭系统。


口线或方式选择位。


该位为使口输出选择为漏极开路驱动器,为则是推挽式输出。


该位为,设为主设备该位为,设为从设备时钟极性始终相位速率控制设置扩展寄存器扩展时钟速率控制选择速率控制速率控制速率选择生成时钟允许信号传输数据的状态机空闲状态,传输状态机空闲状态设置极性设置相位由决定,为时执行,及达到分频的效果,控制器时钟分频运行完毕,传完个数据空闲极性状态接收数据中断标志位,此时输出给微处理接口保证接收到数据后再设置位再发送下个数据发送数据传输个八位数据完成标志生成中断信号产生时钟分频,及完成速率控制速率选择生成时钟允许信号,及在此时产生使能信号完成信号传输传输数据的状态机空闲状态,传输状态机空闲状态设置极性设置相位由决定,为时执行,及达到分频的效果运行八次,传完个数据空闲极性状态接收数据中断标志位,此时输出给微处理接口保证接收到数据后再重新置位再发送个数发送数据附录例化后的程序数据输出,中断输出,串口时钟输出,主输出从输入片选信号时钟输入异步复位指令设置发送数据输入控制寄存器扩展寄存器传输接收寄存器,,,,,,输入数据给控制寄存器和状态寄存器,及设备初始化设置控制寄存器中断使能,该位为允许中断系统允许位。


该位为打开系统,为关闭系统。


口线或方式选择位。


该位为使口输出选择为漏极开路驱动器,为则是推挽式输出。


该位为,设为主设备该位为,设为从设备时钟极性相位设置控制寄存器扩展时铀守制速率控制传输个八位数据完成标志生成中断信号产生时钟分频,及完次连续传送至少位数据,而允许数据位位的传送,甚至允许暂停,因为时钟线由主控设备控制,当没有时钟跳变时,从设备不采集或传送数据。


也就是说,主设备通过对时钟线的控制可以完成对通讯的控制。


还是个数据交换协议因为的数据输入和输出线独立,所以允许同时完成数据的输入和输出。


不同的设备的实现方式不尽相同,主要是数据改变和采集的时间不同,在时钟信号上沿或下沿采集有不同定义,具体请参考相关器件的文档。


在点对点的通信中,接口不需要进行寻址操作,且为全双工通信,显得简单高效。


在多个从设备的系统中,每个从设备需要独立的使能信号,硬件上比系统要稍微复杂些。


最后,接口的个缺点没有指定的流控制,没有应答机制确认是否接收到数据。


工作模式由工作方式的不同,可分为两种模式主模式和从模式主模式将的数据传送给,位数据传送,传送完毕,申请中断,如图图工作主模式从模式此时,从控制器从引脚接收串行数据并把数据移入自身移位寄存器的最低位或最高位。


要注意的是,其是在主控制器输出时钟的控制下,在的上升沿或者下降沿读出个数据输出给主设备。


其传播模型如下图所示图工作从模式须注意的是,主设备可以再在任意时刻起动数据发送,因为它控制着信号,而在从模式下,从控制器要发送数据,必须要用先设置片选信号以确保使能端输入允许。


传输模式的工作模式分为主模式和从模式,二者都需要在的作用下才能工作但主模式不需要信号,而从模式必须在信号有效的情况下才能完成。


不论是在主模式下还是在从模式下,都要在时钟极性和时钟相位的配合下才能有效地完成次数据传输。


其中,时钟极性表示时钟信号在空闲时的电平时钟相位决定数据是在的上升沿采样还是下降沿采样。


根据时钟极性和时钟相位的不同组合,可以得到总线的种工作模式,入图所示图四种传输模式模式下的为,的空闲电平为低为,数据在串行同步时钟的第个跳变沿由于为低,因此第个跳变沿只能为上升沿时数据被采样。


模式下的也为,的空闲电平为低但是为,数据在串行同步时钟的第二个跳变沿由于为低,因此第个跳变沿只能为下降沿时数据被采样。


模式下的为,的空闲电平为高为,数据在串行同步时钟的第个跳变沿由于为高,因此第个跳变沿只能为下降沿时数据被采样。


模式下的为,的空闲电平为高为,数据在串行同步时钟的第个跳变沿由于为高,因此第个跳变沿只能为上升沿时数据被采样。


在上述种模式中,使用的最为广泛的是和方式。


由于每种模式都与其他三种不兼容,因此为了完成主从设备间的通讯,主从设备的和必须有相同的设置。


读者需要注意的是如果主设备从设备在上升沿发送数据,则从设备主设备最好在下降沿采样数据如果主设备从设备在下降沿发送数据,则从设备主设备最好在上升沿采样数据。


协议接口是种事实标准,并没有标准协议,大部分厂家都是参照的接口定义来设计的,但正因为没有确切的版本协议,不同厂家产品的接口在技术上存在定的差别,容易引起歧义,有的甚至无法互联需要用软件进行必要的额修改。


本次设计基于种使用较为普遍的协议来进行设计,通过简单协议来理解并设计接口功能。


协议是个环形总线结构,其时序其实比较简单,主要是在时钟脉冲的控制下,两个双向移位寄存器数据寄存器数据进行数据交换。


我们假设主机的位寄存器内的数据是,而从机的位寄存器内的数据是,在上升沿的时候发送数据,在下降沿的时候接收数据,最高位的数据先发送,主机和从机之间全双工通信,也就是说两个接口同时发送和接收数据,如图所示。


从图中我们也可以看到,移位寄存器总是将最高位的数据移出,接着将剩余的数据分别左移位,然后将接收到得数据移入其最低位。


图的环形总线结构如图所示,当第个上升沿来的时候,将最高位移除,并将所有数据左移位,这时线为高电平,而将最高位移出,并将所有数据左移位,这样线为低电平。


然后当下降沿到来的时候,将锁存线上的电平,并将其移入其最低位,同样的,将锁存线上的电平,并将其移入最低位。


下一篇
基于FPGA的SPI串行外围接口接口的设计第1页
1 页 / 共 37
基于FPGA的SPI串行外围接口接口的设计第2页
2 页 / 共 37
基于FPGA的SPI串行外围接口接口的设计第3页
3 页 / 共 37
基于FPGA的SPI串行外围接口接口的设计第4页
4 页 / 共 37
基于FPGA的SPI串行外围接口接口的设计第5页
5 页 / 共 37
基于FPGA的SPI串行外围接口接口的设计第6页
6 页 / 共 37
基于FPGA的SPI串行外围接口接口的设计第7页
7 页 / 共 37
基于FPGA的SPI串行外围接口接口的设计第8页
8 页 / 共 37
基于FPGA的SPI串行外围接口接口的设计第9页
9 页 / 共 37
基于FPGA的SPI串行外围接口接口的设计第10页
10 页 / 共 37
基于FPGA的SPI串行外围接口接口的设计第11页
11 页 / 共 37
基于FPGA的SPI串行外围接口接口的设计第12页
12 页 / 共 37
基于FPGA的SPI串行外围接口接口的设计第13页
13 页 / 共 37
基于FPGA的SPI串行外围接口接口的设计第14页
14 页 / 共 37
基于FPGA的SPI串行外围接口接口的设计第15页
15 页 / 共 37
温馨提示

1、该文档不包含其他附件(如表格、图纸),本站只保证下载后内容跟在线阅读一样,不确保内容完整性,请务必认真阅读。

2、有的文档阅读时显示本站(www.woc88.com)水印的,下载后是没有本站水印的(仅在线阅读显示),请放心下载。

3、除PDF格式下载后需转换成word才能编辑,其他下载后均可以随意编辑、修改、打印。

4、有的标题标有”最新”、多篇,实质内容并不相符,下载内容以在线阅读为准,请认真阅读全文再下载。

5、该文档为会员上传,下载所得收益全部归上传者所有,若您对文档版权有异议,可联系客服认领,既往收入全部归您。

  • Hi,我是你的文档小助手!
    你可以按格式查找相似内容哟
筛选: 精品 DOC PPT RAR
小贴士:
  • 🔯 当前文档为word文档,建议你点击DOC查看当前文档的相似文档。
  • ⭐ 查询的内容是以当前文档的标题进行精准匹配找到的结果,如果你对结果不满意,可以在顶部的搜索输入框输入关健词进行。
帮帮文库
换一批