要进行修正和数的条件为图和数大于的卡诺图由此得到具有修正电路的位码加法电路如图所示图位码加法器电路由此我们可以通过三个位码加法电路的级联组成个三位串行进位并行加法器，这样通过低位向高位产生进位进行十进制的加法运算。

三位码加法器电路带显示电路三位码加法器是基于位码的加法器的原理上连接的，十进制数的个位相加大于，则码的加法器就向高位产生个进位，输出为，若无输出，则为，这样就可以通过三位串行进位加法器进行加法计算。

这里三个十进制数相加，最高位可能产生进位，故多加位数码显示管电路，在产生千位进位时显示，不产生千位进位时不显示。

三位码加法器电路图如图所示图三位码加法器电路注由于输入电路为十进制与八进制两个模块，故在加法数据输入端采用二输入端或门连接加数与被加数输入电路三系统综述总体综述加法运算电路是计算机电路中最基本的电路部分，在计算机系统的组成中起到重要作用。

本次设计的八位二进制和三位十进制相加并在数码管上显示，我们采用来实现最基本的加法电路模块，再经过补充和修改加法电路，最终能实现本课题所要求，具体如下转换通过直接控制加计数次数直接输入十进制数码，又用做减计数器与加计数器相连实现二进制到码的转换。

加法此部分主要用实码的加法电路，其中，最重要的部分为和数的修正。

将转换好的码按次序分别连接到的输入端两部分通过或门连接，即可实现八位二进制和三位十进制的加法运算。

显示将加法运算结果输出到译码显示电路上，即可显示加法运算的结果。

总体电路图图总体电路图结束语此次八位二进制加法器课程设计经历了很多种方案修改和完善，最终成型。

在经过多次筛选后我本很复杂的加法器经过我们的分工后思路变得十分清晰明朗让我对本来不知所措的课设顿时感觉到丝的轻松。

在我们分配了任务之后，我们就着手开始准备。

我翻阅了些资料，发现了很多问题，而这些问题的存在的根本也是因为自己当初学习课本知识的时候没有用心，很多细节方面的知识点没有在意，造成很多的大意疏忽，所以导致在用的时候有很多。

但是又找不到到底问题出在什么地方，只能向同组同学求救，最后在同学的细心检查下，才将问题找到并解决。

从而顺利的完成了我负责的这个模块。

其次在仿真的过程中，对于软件的使用，开始很不熟练，画个图半天画不出来，元器件也是各种找不到，最后在大家的商讨中逐渐对软件熟悉起来，出现与预期结果不样的结果时也知道了怎样去步步查找。

此次课程设计让我对电子技术有了新的认识和看法，尤其在学习知识的时候不能够只局限于书本上面的内容，更要结合生活，联系实际，温故知新，对课本上的知识有新的理解。

这个题目共用了将近两周时间，期间的很多烦恼与收获确实很是让我难忘。

有过通宵看资料仿真，有过复习着别的科目突然有个想法就跑到逸夫四楼查资料虽然资料很少，收获是无法三言两语说清楚的，感觉学期学的东西在课设的两周里又全部重新深刻的学习了遍。

最大的体会我想要是以课设的方式去学习各科知识，或许会是个不错的办法，它使你高效深刻的学到了你应该了解的东西。

评语评阅人日期选择了电路结构相对简单，功能相对完善的设计方案。

虽说前几次的方案看似能实现，但真正在电路设计中都存在着相应的问题和不足，所以我们在经历前几次的失败后，联系实际重新出发，最终设计出了这个比较合理的电路。

在课程设计中，通过电路初步设计和模拟仿真，最终完成了设计任务。

设计时选取的元器件基本上都是我们课堂上学过的或者通过查找资料熟悉的，有很多常见的器件在学习中并不知道有这么多用途，在课设中，对它们有了更深层次的理解。

总的来说，这次课设基本完成了要求，在设计的同时，加深了课本上的知识的理解和运用，也认识到了学习的目的不仅限于书面知识，更要对其合理的利用。

参考文献林涛主编数字电子技术基础清华大学出版社年月第二版阎石主编数字电子技术基础高等教育出版社年月第四版荀殿栋徐志军主编数字电路设计使用手册电子工业出版社年月第版鸣谢本次课程设计感谢指导老师的答疑，在我们遇到问题的时候，帮助我们解答困难，为我们设计提供了非常好的思路，对我们的设计方案及时做出修正和完善，非常感谢老师对我们的帮助接下来感谢同组组员的积极配合和努力，通过这次课程设计让我明白了团队合作的重要性，有时候个人无法单独完成的项目经过大家的努力就会化繁为简，轻易完成同时感谢同学的无私的帮助和经验分享，是他们充实了我们的设计灵感，在与他们的讨论中我们获得了更多的思路和仿真软件使用技巧，最后经过大家的共同努力才有这个课设的完成。

衷心感谢大家对我们的帮助与支持。

元器件明细表如下表收获与体会，存在的问题等在这次课设中我收获最大的就是认识到了知识想法的重要性，抽到题目后看就局限于组合逻辑电路当中，直到答疑时老师语道破，我才意识到这个题目竟然还可以这样做。

这让我深刻体会到知识和学习的重要性，更认识到学习是要让学到的书本上的知识转化成实际生活中的运用，和学以致用的重要性。

经过这次课设，我们也明白了合作和团队的重要性。

俗话说三个臭皮匠顶个诸葛亮，实际生活中有很多东西都是个人的能力难以企及的，这时候就需要团队合作的力量了。

在先前的方案确定中，我们在起商量了很久，三个人的想法汇集到起，使个原，时，不管时钟脉冲状态如何，输入信号将立即被送入计数器的输出端，使，完成预置数功能。

是进位脉冲输出端是借位脉冲输出端。

多个级连时，只要气低位的端端分别与高位的端端连接起来，各个芯片的端连接在起，端连接在起就可以了。

本设计中用的是的减计数功能。

定时器构成的多谐振荡器此设计采用定时器构成的多谐振荡器如右图所示输出的矩形波信号作为脉冲，为八位二进制的加数和被加数的输入提供合适的脉冲信号，完成八位二进制到码的转换。

寄存器此处运用寄存器的作用实际相当于个开关，在转换电路进行时锁存器关闭，当转换结束时，给出的借位信号同时让锁存器打开，所有二进制转换的码输出到加法器电路中进行加法运算。

转换原理片对外显示为十六制计数，为十进制计数，开始时，二进制数对置数，同时让清零，设置减计数，加计数，用同脉冲控制两芯片端，让其同时计数。

当减计数到零时，其芯片的会产生借位信号，用此信号来切断此处用三态门两计数器的脉冲，让其计数停止，此时减计数的次数与加计数的次数相等，此时上的数即为相应上二进制转成码的值。

其电路图如图所示图有多位二进制数进行转换时，可以分别对电路进行级联。

此时控制的应为最高位的借位端。

本设计中，输入为八位二进制数，要用两片，三片，在电路中脉冲用定时器组成的电路给出，电源接通后，先将脉冲信号键打开，键空格置于置数清零端，对置数，对清零，再将键闭合让的零熄灭，例如数字，显示时只须出现即可。

而前后的零熄灭，即无效零不显示。

当，时，若输入代码为，则相应的零字型不显示，即灭零。

此时当时，若输入代码，则显示零字型，此时，。

端端为特殊控制端。

输出和输入在芯片内部连在起，共用根引脚引出。

有时作为输入端，有时作为输出端。

当其做输入端使用时，是灭灯输入，控制数码管的显示。

即，不管其他端怎样，字型处于熄灭状态当其做输出端使用时，是动态灭零输出。

常与下位的相连，通知下位如果出现零，则熄灭。

七段显示译码电路综合上述，七段显示译码电路如左图所示，为显示数据输入端。

三位码加法器电路四位二进制超前进位加法器如左图所示分别为四位加数与被加数的输入端为四位和数输出端为向高位输送进位的输出端为来自低进位输入端。

码加法运算及数码修正这部分是使用四位加法器构成的位码的加法器。

码是用位二进制数表示位十进制数，位二进制数内部为二进制，码之间是十进制，即逢十进。

而四位二进制加法器是按四位二进制数进行运算，即逢十六进。

二者进位关系不同。

而当和数大于时，即时，产生进位，而此时十六进制则不定产生进位，因此需对二进制和数进行修正，即加上，让其产生个进位。

当即和数小于等于时，则不需要修正说或者说加上即。

这就要用两片，第片完成加法运算，第二片完成修正运算。

将大于的项用卡诺图表示，还要考虑到，若相加产生进位，则同样出现大于的结果，综合考虑，可得需和同时计数。

当减计数结束时，最高位给出借位信号使脉冲信号切断，同时寄存器打开，转换结果输入加法器电路。

电路图如图所示图八位二进制输入转换电路三位十进制加数与被加数输入转换电路此模块用的的主要芯片为，用开关控制脉冲次数进行十进制输入，同时输出为码，可直接送到加法运算电路进行加法运算。

为确保开关给的每次高电平有效的使进行加计数，此处接入数码显示管确保正确输入十进制加数与被加数。

如图所示数码管显示模块加法运算结果显示也将用到数码管，这里进行统叙述其工作原理，在加法运算显示电路中将不再介绍数字显示译码器的主要功能是译码驱动数字显示器件。

以分段式即在同个平面上按笔画分布发光段，利用不同发光段组合，显示不同的数码应用最为普遍，本设计用的是七段译码器。

用驱动发光二极管数码管的十进制数七段显示译码器驱动。

图十进制输入转换电路七段数码管的结构及工作原理七段数码管的结构如图所示，它有七个发光段，即。

七段数码管内部由发光二极管组成。

在发光二极管两端加上适当的电压时，就会发光。

发光二极管有两种接法即共阴极接法和共阳极接法，如图和所示。

图共阴极接法图共阳极接法图数码管的结构图七段数码显示译码器的逻辑符号当选用共阳极数码管时，应选用低电平输出有效的七段译码器驱动当选用共阴极的译码管时，应选用高电平输出有效的七段译码器驱动。

七段显示译码器七段显示译码器输出低电平有效，用以驱动共阳极数码管。

图给出了