各器件就近接地，就避免了在地线上形成干扰。

在数模混合的电路中，由于数字部分干扰很多，所以模拟部分易受影响。

因此数字部分的地和模拟部分需要通过电感隔离。

般采用的方法是数字地与模拟地进行点连接，之间加上个的隔离电感，这样可以较好地切断数字部分江西理工大学届本科生毕业设计论文的干扰源。

去藕在个电子系统中，通常多个器件共用个电源。

而电源线给交流信号提供了个通路，使得交流信号通过电源线在器件之间传输，形成了干扰。

所以必须在器件之间的电源线上加入滤波部分，滤掉交流干扰。

电源去藕首先应在电源入口处接个大容量的电解电容，般都可以，滤去低频噪声。

另外，还应该并接些小容量的高频电容，般在取到范围内都可以，它们的值可以不同，以分别滤去不同频率的高频噪声。

器件间的去藕网络除了电源入口处的去藕外，在每个器件的电源引脚处，还应接个电容来加强去藕。

通常的去藕网络，采用兀型网络，如图所示。

这种兀型网络相当于个低通滤波器，采用和两个电容，的电容对低频信号的旁路作用并不好，主要用来滤除高频干扰，而容量大的电容主要对低频信号进行旁路。

当干扰信号频率较低时，要增大图中的各个元件值。

电容可能用到几百，电感可能用到级。

这要根据具体的干扰频率，按照低通滤波器的计算方法来计算具体数值。

当级去藕效果不理想时，还可采用多级级联的方法来加强去藕。

另外，当有多个器件需要去藕时，去藕网络在电源上的分布以并联最佳，串联的效果不如并联理想。

图兀型去藕网络原理图制作电路板的些心得对于该电路板的焊接，显然难点在于的焊接。

都是贴片式元件，而且体积非常小，引脚排列紧密，使用时要防止静电击穿，也就是焊接时手尽量不要接触芯片的引脚，同时焊接时必须小心，焊接不好焊接温度过高焊接时间过长都可能造成芯片内部结构的损坏，如果数据线电源等接反或接错那将直接烧坏芯片，所以在焊接完成后定要仔细查看，定要防止焊接时造成的短路，同时也要防止虚焊。

在制作中为了便于整个电路板的布线及元件的江西理工大学届本科生毕业设计论文再利用，所以全部的贴片封装的元件都制作成了板。

另外，晶振应尽量靠近。

本章小结本章介绍了整个系统调试的过程，描述了调试中出现的问题及解决方案，并给出了实验结果，在实验结果的基础上，对系统进行了误差分析以及改进的措施，提出了些电子制作中的注意点。

从实验结果以及分析来看，该程控任意波形信号源基本满足了我们的要求。

江西理工大学届本科生毕业设计论文第七章结语工作总结直接数字频率合成技术被称为第三代频率合成技术。

由于在进行频率合成时采用了数字处理技术，使得直接数字合成技术较以往的频率合成技术如直接模拟合成锁相环合成等在性能方面有了很大的提高，如具有频率转换速度快分辨率高相位连续等优点，因而得到了广泛的应用。

本文作者通过对程控任意波形信号发生源及技术的各种实现方案的调研，提出了种基于直接数字频率合成技术的设计方案。

论文详细阐述了该信号源的原理，将整个系统分为主控制器模块模块信号处理模块人机交互模块等四个模块，对各个硬件模块都给出详细的分析。

软件采用语言编位截断误差是杂散信号的主要来源查找表每个相位字是固定长度位的，因此就要有些相位信息的损失，而这些损失是背景杂散信号产生的来源的的输出是有限比特分辨率，同样有相位信息的损失，这些损失和的正弦查找表造成的相位信息的损失道构成了背景杂散信号的来源对于，采用的是位，也就是将位查询表输出截断成了位的特性不是完全理想的，造成输出信号有很名信号夺调产生些杂散信号。

根据的评估板，要求最少要做四层板，而实验中做的是双层板，没有专门的接地层和电源层，它还要求数字和模拟信号线尽量分开走线印制线路板相对面的走线应相互正交，以减少线路板的馈通影响，由于所制做的印刷电路板面积有限且考虑到费用，因此未能完全按照要求完成电路板的制作，这样可能对的性能发挥有所限制。

由于本人设计经验的欠缺，可能导致对部分元件的布局以及走线设计得不合理。

最初设计时为了方便调试，增加了许多输出端，并且输入输出端都是经铁线引入的，这也造成了定的干扰。

江西理工大学届本科生毕业设计论文改进措施针对本系统，为了进步提高信号纯度，可以采取以下措施时钟电路设计采用更高更稳定的时钟频率源作为的参考时钟输入。

很明显，输出的边沿抖动等于输入的边沿抖动，改善输入的边沿可以使输出波形变陡峭，尽管普通晶振在温度适宜的条件下可以达到量级的频率稳定度，但在温度变化较大的情况下，应当采用数字温度补偿晶振代替普通晶振，频率稳定度更高在相同的条件下，参考时钟频率高，分频数大，可以改善输出信号的频率精度，同时采用较高频率的时钟频率源作为的参考时钟输入可以使高次谐波尽量远离基频，使低通滤波更容易，而且较高频率的参考时钟可以使个输出正弦波周期内的点数较多，的台阶效应变小，较好地平滑了输出波形。

布线时，时钟电路尽量靠近，连线要短而粗。

如果可能，可以用同轴线馈入时钟信号。

用地线包围时钟振荡电路，晶体外壳接地，避免靠近大电流信号线，并且远离发热元件，防止时钟信号的泄漏及辐射。

总线布线改进数据线地址线控制线尽量缩短，以减小对地分布电容而且其长短和走线方式尽量致，以免造成各线阻抗差异过大，使信号到达终端时波形差异很大，形成非同步干扰。

如果是双面走线，定要使两面的线尽量垂直，以防总线间的电磁串扰。

数模地隔离接地可以分为单点接地和多点接地。

单点接地指在整个电子系统中，只有个物理点被定义为参考接地点，其它各个需要的接地的点都直接接在这点上。

当工作频率提高到波长可与接地引线的长度相比拟时，采用单点接地，会使接地引线上各点的阻抗不等而使电流电压成驻波分布，形成干扰。

因此，在高频电路的设计中，应该采用多点接地的方法。

所谓多点接地是指电子设备中接地点都直接接到距它最近的接地面上，以使接地的引线最短。

这样使得接地线上可能出现的高频驻波现象显著减少。

般认为，所需最长的连线长度大于信号波长的二十分之时，宜采用多点接地。

反之，则采用单点接地。

实现多点接地就要在板上布出个面积较大的接地面，而此接地面又与接大地的屏蔽外壳大面积接触。

这样整个地的阻抗很小，电位可以认为是致的。

程，现了自己的自控问题。

这个菜单案例复制了以前的结果并且产生了新的结论。

个人可能会放弃完成个有吸引力的选择因为他准备去完成另件更有魅力但永远不可能完成的选择。

因此，提供附加的非拖延性选择能诱发拖延，并且个人可能会在重要事务上比在非重要事务上更加拖延。

引言我们大多数人会拖延。

我们把希望我们自己分的账户。

但是他会拖延几年时间去寻找分账户，使得他在退休时比他本该选择的分账户投资的好选择的情况穷得多。

并且，我们的重要性加剧拖延争论反映，这种拖延会随着那个人的投资金额而加剧。

举个例子，那个人会严重拖延当他的资产是万美元时，但当他只有万美元时就不会这样拖延。

就如本文逻辑他为这万美元计划和考虑了个快速便捷的投资战术，但是他计划不执行个更加野心勃勃的万美元投资战略。

欧当娜和然宾的案例中的刻度演示也支持了我们在第三部分的结论，即不是质朴去导致拖延，并且再次加强了我们的认识，经济学家仅仅围绕完全的老于世故案例去研究自控问题将会是个。

我们根据些将我们的案例现实主义化的联系进行总结。

例如，如果相反个人只能完成个任务，我们猜想他可能会同时会进行许多无关的计划，然后个有趣的具有讽刺意味的结果会出现。

当明天有其他值得做的事情时，今天不做任个任务意味着那个人必须延迟超过天做这个任务或者拖延其他的计划。

拖延的逻辑学认为个人拖延是因为他认为拖延带来的损失是小的如果那个人是忙碌的，他看到的拖延的花费是比较高的，因此他不太可能会拖延。

注意到忙碌与完成件任务的巨大的立即花费是不样的。

事实上，如果做件事的立即花费在所有阶段被极大地提高，个人更可能会拖延。

如果个人每天在他的税务和打网球之间做选择，他越是喜欢打网球，他的立即花费就越高，所以他就更不可能去做税务工作。

如果除了交税他还必须要漆工作凳，旋转车轴，或者其他家务琐事，他就会很快把税交了。

只需要去交税意味着今天打网球只是延迟交税的完成。

还要做其他的些事意味着今天打网球是在拖延所有的事。

第二个真实的角度是假设个人次性不需要或不能完成所有的任务。

在许多的计划里，个人会迅速简单地做下计算，找出具有短期利益的事件，然后回过头来做些适当的工作去获得剩余的利益。

如果个人正在写研究论文，他不需要等到他有最后的版本，在分散它之前他有所有的渴望得到的结论。

他能分散出个原始的初稿，用标签写上，他倾向于在以后写篇更加完整的论文。

如果个人在决定怎样投资最好，他会将钱投入个简单分别，相对较好的短期计划，然后再继续去寻找理想的投资战略。

些对这样的情境的初步分析显示两种解释。

第，如果个人能在过去他做的事的基础上有所提高，那他将更有可能至少会完成得很快。

在我们前期的投资例子中，例如，如果是免费将第个账户转到六分账户上，然后再到分账户上旦被发现，然后那个人会立刻做第次转账，他认为那是个短期的工作。

因为本文的案例提前总结了短期完成得可能性，它可能会夸大了个人几乎什么也不做的可能性。

尽管快速完成的出现使得个人不太可能什么都不做，然而它也更可能让个人用理想的方式来完成任务。

旦个人已经做各器件就近接地，就避免了在地线上形成干扰。

在数模混合的电路中，由于数字部分干扰很多，所以模拟部分易受影响。

因此数字部分的地和模拟部分需要通过电感隔离。

般采用的方法是数字地与模拟地进行点连接，之间加上个的隔离电感，这样可以较好地切断数字部分江西理工大学届本科生毕业设计论文的干扰源。

去藕在个电子系统中，通常多个器件共用个电源。

而电源线给交流信号提供了个通路，使得交流信号通过电源线在器件之间传输，形成了干扰。

所以必须在器件之间的电源线上加入滤波部分，滤掉交流干扰。

电源去藕首先应在电源入口处接个大容量的电解电容，般都可以，滤去低频噪声。

另外，还应该并接些小容量的高频电容，般在取到范围内都可以，它们的值可以不同，以分别滤去不同频率的高频噪声。

器件间的去藕网络除了电源入口处的去藕外，在每个器件的电源引脚处，还应接个电容来加强去藕。

通常的去藕网络，采用兀型网络，如图所示。

这种兀型网络相当于个低通滤波器，采用和两个电容，的电容对低频信号的旁路作用并不好，主要用来滤除高频干扰，而容量大的电容主要对低频信号进行旁路。

当干扰信号频率较低时，要增大图中的各个元件值。

电容可能用到几百，电感可能用到级。

这要根据具体的干扰频率，按照低通滤波器的计算方法来计算具体数值。

当级去藕效果不理想时，还可采用多级级联的方法来加强去藕。

另外，当有多个器件需要去藕时，去藕网络在电源上的分布以并联最佳，串联的效果不如并联理想。

图兀型去藕网络原理图制作电路板的些心得对于该电路板的焊接，显然难点在于的焊接。

都是贴片式元件，而且体积非常小，引脚排列紧密，使用时要防止静电击穿，也就是焊接时手尽量不要接触芯片的引脚，同时焊接时必须小心，焊接不好焊接温度过高焊接时间过长都可能造成芯片内部结构的损坏，如果数据线电源等接反或接错那将直接烧坏芯片，所以在焊接完成后定要仔细查看，定要防止焊接时造成的短路，同时也要防止虚焊。

在制作中为了便于整个电路板的布线及元件的江西理工大学届本科生毕业设计论文再利用，所以全部的贴片封装的元件都制作成了板。

另外，晶振应尽量靠近。

本章小结本章介绍了整个系统调试的过程，描述了调试中出现的问题及解决方案，并给出了实验结果，在实验结果的基础上，对系统进行了误差分析以及改进的措施，提出了些电子制作中的注意点。

从实验结果以及分析来看，该程控任意波形信号源基本满足了我们的要求。

江西理工大学届本科生毕业设计论文第七章结语工作总结直接数字频率合成技术被称为第三代频率合成技术。

由于在进行频率合成时采用了数字处理技术，使得直接数字合成技术较以往的频率合成技术如直接模拟合成锁相环合成等在性能方面有了很大的提高，如具有频率转换速度快分辨率高相位连续等优点，因而得到了广泛的应用。

本文作者通过对程控任意波形信号发生源及技术的各种实现方案的调研，提出了种基于直接数字频率合成技术的设计方案。

论文详细阐述了该信号源的原理，将整个系统分为主控制器模块模块信号处理模块人机交互模块等四个模块，对各个硬件模块都给出详细的分析。

软件采