钟自增到设定好的值，此时立即反馈回个信号将输出置回稳态，同时计数器清零，等待下个触发脉冲。时这就是重触发的情况，如图所示，同样对触发脉冲进行检测，当检测到上升沿时，输出进入暂稳态，同时启动计数器，由于，所以计数器在计数到达设定好的值之前会再次遇到个触发脉冲，此时立即将计数器清零，同时保持暂稳态不变。由以上两种情况的讨论，可以看出在具体实现时其实我们只要遵守这样个原则，即检测到触发脉冲后，就将输出置为暂稳态，同时对计数器清零并重新开始计数，若计数器溢出则输出置回稳态，并将计数器清零。用实现的具体方法本设计中，采用的是自上而下的设计方法。设计的程序是并发程序，所以在设计中要把顺序执行的思想转变为并发设计的思想，另外的内部逻辑采用的也是并发机制。接下来我们直接来看重触发是如何实现的。本设计方法采用了两个计数器使能标志和，这两个标志用来对计数器和输出进行控制，我们让，这样就相当于每次重触发时重新启动了个不同的计数器使能标志，从而实现可重触发的功能。本次设计的思路用个流程图表示，如图所示。钟的上升沿去判断是否为。若为，则置，并启动计数器计数。当计数器满时，变为，下个系统时钟上升沿到来后，又会被置，所以会出现如图中的波形，这时候我们再设置个信号，这个信号只在以为使能信号的计数器满时回到稳态，如图中的波形所示若为，则对计数器清零，这时的为，因此以为使能信号的计数器会启动计数，已初始化为，所以此时并没有置为的操作。同样该计数器满时，重新回到。最后再把，和做与运算得到最终的输出。当脉冲个数为偶数个时，实现的方法与脉冲为奇数个的情况完全相同。只是在两个使能标志，以及和的时序上有些差别，从图中可以看出。最终的输出也是。因此，我们在实际编写代码进行设计时并不需要将两种情况分开写，只要按照其中的种情况进行编写，那么它自然而然地也适用于另种情况。功能仿真结果图中所示的情况是两个触发脉冲之间的间隔大于计数器计数的时间，我们可以看到输出在触发脉冲到来时进行触发，进入暂稳态，在下个触发脉冲到达前，计数器已满，因此又会回到稳态，等待下个触发脉冲。图中所示的情况是两个触发脉冲之间的间隔小于计数器计数的时间，我们可以看到它与图所不同的是被触发以后，在下个脉冲到达前，计数器未满，因此在遇到下个脉冲时会进行重触发。最后个脉冲触发以后，计数器可以直计数到满，因此又会回到稳态。在芯片上运行结果这里我们选择公司的芯片，用进行编译和综合，将最终生成的文件下载到硬件板上运行的结果如图所示，该结果与功能仿真的结果相同，验证了该设计的可行性。总结本设计中输出的脉宽可以根据实际需要进行任意调整，可实现重触发，另外本设计充分利用了高级语言的特点，采用行为描述的方式，使人较容易理解，在些较复杂的设计中，可以将本设计作为个模块嵌入到自己的设计中。参考文献任孟阳,李景华用语言实现的单稳态电路中国控制与丧策学术年会论文集袁俊泉,孙敏琪,曹瑞数字系统设计及其应用西安电子科技大学出版社,种基于的可重触发单稳态电路的实现摘要具体介绍了单稳态电路的特点及实现原理，详细阐述了用进行编写设计的过程，同时在中新建工程进行编译仿真，给出功能仿真的波形，并将该工程下载到硬件板上，得到的运行结果与功能仿真的结果相同，验证了该设计的正确性。关键词单稳态仿真引言讲到单稳态电路，很容易想到，和等单稳态集成电路。这些集成电路的特点是简单方便，但也存在缺点专用单稳态集成电路中的宽度定时元件是随温度湿度等因素变化而变化的，在对其进行温度补偿时，调试过程相当繁琐，而且电路工作的可靠性也不高由于它不能在高密度的可编程逻辑器件中实现，如，等，因此在以大规模可编程逻辑器件为主的设计中会造成元器件数量增加，可靠性降低。为克服上述缺点，可以用逻辑电路来搭建纯数字化的单稳态电路。语言是目前应用最为广泛的硬件描述语言，用该语言进行设计最大的优点是其与工艺性无关。这使得工程师在功能设计，逻辑验证阶段可以不必过多考虑门级及工艺实现的具体细节，只需根据系统设计的要求施加不同的约束条件，即可设计出实际电路。可重触发单稳态电路的特点单稳态电路只有个稳定状态，触发翻转后经过段时间会回到原来的稳定状态，般作固定脉冲宽度整形。单稳态电路的特点如下稳态和暂稳态两个不同的工作状态在外接触发脉冲作用下，从稳态翻转到暂稳态，在暂稳态维持段时间后再自动返回稳态暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。可重触发是单稳态电路中较常用的项功能，在工业控制中，如常用的看门狗电路，民用系统中，如住宅楼道公共照明系统等，都有很广泛的应用。可重触发功能是指在单稳态电路被触发后，在回到稳态之前仍可以继续进行触发，同时在此期间输出端始终保持为暂稳态不变，直到最后次触发时间后，才回到稳态。单稳态电路设计的基本原理这里我们分两种情况讨论种是两个触发脉冲之间的间隔大于计数器计数的时间另种是时，如图所示，对触发脉冲进行检测，当检测到上升沿时，输出进入暂稳态，同时启动计数器，由于，所以计数器能够伴随系统时钟自增到设定好的值，此时立即反馈回个信号将输出置回稳态，同时计数器清零，等待下个触发脉冲。时这就是重触发的情况，如图所示，同样对触发脉冲进行检测，当检测到上升沿时，输出进入暂稳态，同时启动计数器，由于，所以计数器在计数到达设定好的值之前会再次遇到个触发脉冲，此时立即将计数器清零，同时保持暂稳态不变。由以上两种情况的讨论，可以