的源程序定义库文件图的端口图此单元主要用于完成定时时间到蜂鸣报警信息的实现，当时钟上升沿到来且清零信号无效时，同时信号开始有高电平变为低电平时，输出信号则是蜂鸣器报警。

其实，还要对字母，进行显示译码。

其译码对照表如表所示，表的译码对照表显示的数字或字母编码七段显示驱动编码锁存器的设计锁存器的输入输出端口如图所示分的十位个位的输出，为烹调状态的信息指示信号。

当使能段信号有效，且时钟上升沿来时计数器根据装载数据的信息装入数据，并完成相应的功能。

显示译码器的设计本显示译码器不但要对数字进行显示译码原理图如图所示。

图的内部组成原理图说明为时钟输入信号，为装载控制信号，为使能信号，为数据输入信号分别为妙，。

烹调计时器为减数计数器，其最大计时时间为分秒，因此我们可以用两个键计数十进制计数器和两个减计数六进制级联构成。

烹调计时器的内部组成原理图烹调计时器的内部组成加法计数器减法计数器加减计数器等，如按预置和清除方式来分，则有并行预置直接预置异步清除和同步清除等差别，按权码来分，则有码，码余码等计数器，按集成度来分，有单双位计数器等等计数等等。

计数器按计数进制不同，可分为二进制计数器十进制计数器其他进制计数器和可变进制计数器，若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分，则有异步计数器和同步计数器两大类，以及器触发器及触发器等。

计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下条指令，在运算器中作乘法除法运算时记下加法减法次数，又如在数字仪器中对脉冲的要是对脉冲的个数进行计数，以实现测量计数和控制的功能，同时兼有分频功能。

计数器是由基本的计数单元和些控制门所组成，计数单元则由系列具有存储信息功能的各类触发器构成，这些触发器有触发器触发图的端口图烹调计时器的设计计数是种最简单基本的运算，计数器就是实现这种运算的逻辑电路。

计数器在数字系统中主示的常数可设为，其中，的码分别为。

该模块主要实现对状态控制器发出的状态信息的相应数据的装载功能。

择的数据则通过在进程的说明部分定义两个常数来产生。

由于用于显示的常数需分解成个，分别经过四个译码器译码后才是真正的显示驱动信息编码，因此该常数应是个分段的位码，故应设为。

同理，显传输门开关和门电路混合而成的。

数据选择器的应用很广，它可以作二进制比较器二进制发生器图形发生电路顺序选择电路。

本设计采用个进程来完成，但由于三个被选择的数据只有个来自输入端口，因此另两个被选。

数据选择是指经过选择，把多个通道的数据传送到唯的公共数据通道上去。

实现数据选择功能的逻辑电路称为数据选择器。

它的作用相当于多个输入的单刀多掷开关。

数据选择器的电路结构般由与或门阵列组成，也有用传。

数据选择是指经过选择，把多个通道的数据传送到唯的公共数据通道上去。

实现数据选择功能的逻辑电路称为数据选择器。

它的作用相当于多个输入的单刀多掷开关。

数据选择器的电路结构般由与或门阵列组成，也有用传输门开关和门电路混合而成的。

数据选择器的应用很广，它可以作二进制比较器二进制发生器图形发生电路顺序选择电路。

本设计采用个进程来完成，但由于三个被选择的数据只有个来自输入端口，因此另两个被选择的数据则通过在进程的说明部分定义两个常数来产生。

由于用于显示的常数需分解成个，分别经过四个译码器译码后才是真正的显示驱动信息编码，因此该常数应是个分段的位码，故应设为。

同理，显示的常数可设为，其中，的码分别为。

该模块主要实现对状态控制器发出的状态信息的相应数据的装载功能。

图的端口图烹调计时器的设计计数是种最简单基本的运算，计数器就是实现这种运算的逻辑电路。

计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量计数和控制的功能，同时兼有分频功能。

计数器是由基本的计数单元和些控制门所组成，计数单元则由系列具有存储信息功能的各类触发器构成，这些触发器有触发器触发器触发器及触发器等。

计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下条指令，在运算器中作乘法除法运算时记下加法减法次数，又如在数字仪器中对脉冲的计数等等。

计数器按计数进制不同，可分为二进制计数器十进制计数器其他进制计数器和可变进制计数器，若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分，则有异步计数器和同步计数器两大类，以及加法计数器减法计数器加减计数器等，如按预置和清除方式来分，则有并行预置直接预置异步清除和同步清除等差别，按权码来分，则有码，码余码等计数器，按集成度来分，有单双位计数器等等。

烹调计时器为减数计数器，其最大计时时间为分秒，因此我们可以用两个键计数十进制计数器和两个减计数六进制级联构成。

烹调计时器的内部组成原理图烹调计时器的内部组成原理图如图所示。

图的内部组成原理图说明为时钟输入信号，为装载控制信号，为使能信号，为数据输入信号分别为妙，分的十位个位的输出，为烹调状态的信息指示信号。

当使能段信号有效，且时钟上升沿来时计数器根据装载数据的信息装入数据，并完成相应的功能。

显示译码器的设计本显示译码器不但要对数字进行显示译码，还要对字母，进行显示译码。

其译码对照表如表所示，表的译码对照表显示的数字或字母编码七段显示驱动编码锁存器的设计锁存器的输入输出端口如图所示图的端口图此单元主要用于完成定时时间到蜂鸣报警信息的实现，当时钟上升沿到来且清零信号无效时，同时信号开始有高电平变为低电平时，输出信号则是蜂鸣器报警。

其实质就是个触发器的功能。

第三章微波炉控制器的源程序各模块的源程序下面是各模块的源程序定义库文件复位信号时间设置信号开始烹调信号显示电路测试信号时钟信号完成信号状态，清零初始状态减法计数定时状，顶层模块的实现定义状态控制电路模块定义数据装载电路模块定义计时电路模块电路模块例化显示译码的实现的源程序锁存的实现第四章总体原理图总体功能的顶层原理图本顶层设计采用原理图输入的方式进行设计，本框图有五个部分组成。

然后对此图进行编译仿真最终实现该微波炉定时控制器的各种功能。

图顶层原理图该顶层原理图由以上的五个模块组成，其中输入端的控制模块是主要功能的实现控制部分，由它发出控制信息来提示下面各模块完成什么功能。

其他模块则根据控制信息成数据的装载装入时间数据计时的递减等功能。

输出端则主要由译码器实现信息的显示功能，并且指示控制器处于那种工作状态下。

第五章系统功能的仿真验证状态控制电路仿真波形图图显示的仿真图上图中，当测试信号为高电平有效时，测试输出信号为高电平否则，当时间设置信号为高电平，对应的指示信号输出高电平当烹饪开始信号信号为高电平时，对应输出为高电平当复位信号为高电平时，系统复位清零，恢复初始状态。

仿真结果符合模块设计的要求。

数据装载电路的仿真图数据装载电路仿真波形图该模块本质即多路选择译码电路。

当三路信号中有且仅有路信号高电平有效时，选择其相应的值作为输出。