的。

当置入控制端为低电平时，不管时钟的状态如何，输出端即可预置成与数据输入端相致的状态。

的计数是同步的，靠同时加在个触发器上而实现。

在上升沿作用下同时变化，从而消除了异步计数器中出现的计数尖峰。

当进行加计数或减计数时可分别利用或，此时另个时钟应为高电平。

当计数上溢出时，进位输出端输出个低电平脉冲，其宽度为低电平部分的低电平脉冲当计数下溢出时，错位输出端输出个低电平脉冲，其宽度为低电平部分的低电平脉冲。

功能表如表表显示译码器是用于驱动共阴极数码管显示器的码七段码译码器，特点具有转换消隐和锁存控制七段译码及驱动功能的电路能提供较大的拉电流。

可直接驱动显示器共阴数码管。

另外，显示数时，段消隐显示数时，段消隐，所以显示这两个数时，字形不太美观。

图引脚图脚是消隐输入控制端，当时，不管其它输入端状态如何，七段数码管均处电平时使所有笔段均消隐，正常显示时，端应加高电平。

另外有拒绝伪码的特点，当输入数据越过十进制数时，显示字形也自行消隐。

是锁存控制端，高电平时锁存，低电平时传输数据。

是段输出，可驱动。

引脚排列如图所示。

其中为码输入，为最低位。

为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器直显示数码，各笔段都被点亮，以检查显示器是否有故障。

为消隐功能端，低是用于驱动共阴极数码管显示器的码七段码译码器，特点具有转换消隐和锁存控制七段译码及驱动功能的电路能提供较大的拉电流。

可直接驱动显示器进位输出端输出个低电平脉冲，其宽度为低电平部分的低电平脉冲当计数下溢出时，错位输出端输出个低电平脉冲，其宽度为低电平部分的低电平脉冲。

功能表如表表显示译码器同时加在个触发器上而实现。

在上升沿作用下同时变化，从而消除了异步计数器中出现的计数尖峰。

当进行加计数或减计数时可分别利用或，此时另个时钟应为高电平。

当计数上溢出时，状态如何，即可完成清除功能。

的预置是异步的。

当置入控制端为低电平时，不管时钟的状态如何，输出端即可预置成与数据输入端相致的状态。

的计数是同步的，靠表输入个十进制数。

当个输入端全为时，代表输入的是十进制数。

个输出端反映输入十进制数的码编码输出。

图引脚图计数器的清除端是异步的。

当清除端为高电平时，不管时钟端优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的输入信号进行编码。

线线码优先编码器的引脚图如图所示，其中第脚为空。

优先编码器有个输入端和个输出端。

个输入端为，代入电流器件的高噪声抵抗特性引出端符号数据输入端三态允许控制端低电平有效锁存允许端输出端外部管脚图如图图引脚图真值表如表所示表优先编码器负载，但锁存器内部的逻辑操作不受影响。

当锁存允许端为高电平时，随数据而变。

当为低电平时，被锁存在已建立的数据电平。

输出能直接接到，和接口上。

操作电压范围低输能介绍锁存器锁存器的输出端为可直接与总线相连。

当三态允许控制端为低电平时，为正常逻辑状态，可用来驱动负载或总线。

当为高电平时，呈高阻态，即不驱动总线，也不为总线的通，驱动蜂鸣器发出嘀声。

轮抢答结束，由主持人按动清除复位按钮，对锁存器进行解锁。

又进行下轮抢答。

当允许数据输入时，的脚为高电平，经过译码后数码管不显示。

同时不发音。

主要元器件功它的输出„被锁存，随即编码器进行编码。

为线到线的编码器，输入端为低电平有效，输出为反码。

编码完毕经译码后通过七段共阴数码管将相应抢答选手编号显示出来。

同时的这个低电平使二极管导由参赛选手控制，由主持人控制。

该键在主持人喊开始前按下，开始后当任意个选手抢先按下按钮时，的输出将跳变为低电平，这个低电平使处于锁存状态，那么其他选手再按抢答按钮就无效了。

此时字，该电路将译码器的端输入接的锁存控制输入端，数字被锁存时，该端为低电平，数码管为正常显示数字允许数据输入时，的脚为高电平，经过译码后数码管不显示，这样正好满足了电路的要求。

比赛时，的电路原理图如图，该电路采用个数字集成电路，其中为锁存器，为输入的与非门，为两输入与非门，为线线的编码器为七段译码器以及七段共阴数码管等组成。

为了使译码后数码管能显示数字的电路原理图如图，该电路采用个数字集成电路，其中为锁存器，为输入的与非门，为两输入与非门，为线线的编码器为七段译码器以及七段共阴数码管等组成。

为了使译码后数码管能显示数字，该电路将译码器的端输入接的锁存控制输入端，数字被锁存时，该端为低电平，数码管为正常显示数字允许数据输入时，的脚为高电平，经过译码后数码管不显示，这样正好满足了电路的要求。

比赛时由参赛选手控制，由主持人控制。

该键在主持人喊开始前按下，开始后当任意个选手抢先按下按钮时，的输出将跳变为低电平，这个低电平使处于锁存状态，那么其他选手再按抢答按钮就无效了。

此时它的输出„被锁存，随即编码器进行编码。

为线到线的编码器，输入端为低电平有效，输出为反码。

编码完毕经译码后通过七段共阴数码管将相应抢答选手编号显示出来。

同时的这个低电平使二极管导通，驱动蜂鸣器发出嘀声。

轮抢答结束，由主持人按动清除复位按钮，对锁存器进行解锁。

又进行下轮抢答。

当允许数据输入时，的脚为高电平，经过译码后数码管不显示。

同时不发音。

主要元器件功能介绍锁存器锁存器的输出端为可直接与总线相连。

当三态允许控制端为低电平时，为正常逻辑状态，可用来驱动负载或总线。

当为高电平时，呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。

当锁存允许端为高电平时，随数据而变。

当为低电平时，被锁存在已建立的数据电平。

输出能直接接到，和接口上。

操作电压范围低输入电流器件的高噪声抵抗特性引出端符号数据输入端三态允许控制端低电平有效锁存允许端输出端外部管脚图如图图引脚图真值表如表所示表优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的输入信号进行编码。

线线码优先编码器的引脚图如图所示，其中第脚为空。

优先编码器有个输入端和个输出端。

个输入端为，代表输入个十进制数。

当个输入端全为时，代表输入的是十进制数。

个输出端反映输入十进制数的码编码输出。

图引脚图计数器的清除端是异步的。

当清除端为高电平时，不管时钟端状态如何，即可完成清除功能。

的预置是异步的。

当置入控制端为低电平时，不管时钟的状态如何，输出端即可预置成与数据输入端相致的状态。

的计数是同步的，靠同时加在个触发器上而实现。

在上升沿作用下同时变化，从而消除了异步计数器中出现的计数尖峰。

当进行加计数或减计数时可分别利用或，此时另个时钟应为高电平。

当计数上溢出时，进位输出端输出个低电平脉冲，其宽度为低电平部分的低电平脉冲当计数下溢出时，错位输出端输出个低电平脉冲，其宽度为低电平部分的低电平脉冲。

功能表如表表显示译码器是用于驱动共阴极数码管显示器的码七段码译码器，特点具有转换消隐和锁存控制七段译码及驱动功能的电路能提供较大的拉电流。

可直接驱动显示器。

引脚排列如图所示。

其中为码输入，为最低位。

为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器直显示数码，各笔段都被点亮，以检查显示器是否有故障。

为消隐功能端，低电平时使所有笔段均消隐，正常显示时，端应加高电平。

另外有拒绝伪码的特点，当输入数据越过十进制数时，显示字形也自行消隐。

是锁存控制端，高电平时锁存，低电平时传输数据。

是段输出，可驱动共阴数码管。

另外，显示数时，段消隐显示数时，段消隐，所以显示这两个数时，字形不太美观。

图引脚图脚是消隐输入控制端，当时，不管其它输入端状态如何，七段数码管均处于熄灭消隐状态，不显示数字。

脚是测试输入端，当，时，译码输出全为，不管输入状态如何，七段均发亮，显示。

它主要用来检测数码管是否损坏。

锁定控制端，当时，允许译码输出。

时译码器是锁定保持状态，译码器输出被保持在时的数值。

为码输入端。

为译码输出端，输出为高电平有效。

图引脚图输出端为高电平有效，可驱动灯缓冲器或共阴极。

当要求输出时，消隐输入应为高电平或开路，对于输出为时还要求脉冲消隐输入为高电平或者开路。

当为低电平时，不管其它输入端状态如何，均为低电平。

当管的笔段与笔段的输入信号反馈到锁存电路，通过锁存电路控制锁存端输入为或锁存与否。