TOP15基于FPGA多通道采样系统设计.doc文档免费在线阅读 ㊣ 精品文档 值得下载

块采样系统顶层电路设计延时模块的设计串并输出选择控制通道选择模块控制部分芯片应用控制部分芯片介绍有源滤波器的设计采样电路音频放大滤波部分音频放大部分方案比较单元电路的设计方案二方案三方案统的组成总体方案设计与论证方案设计语言介绍多通道采样系和概述发展历程和概述发展历程语言介绍多通道采样系统的组成总体方案设计与论证方案设计方案方案二方案三方案比较单元电路的设计音频放大滤波部分音频放大部分有源滤波器的设计采样电路芯片介绍芯片应用控制部分通道选择模块控制部分延时模块的设计串并输出选择控制模块采样系统顶层电路设计的硬件设计芯片介绍芯片组成描述芯片工作电压设计芯片配置介绍电路设计注意事项硬件电路设计技巧软件介绍Ⅱ整机调试硬件电路的调试步骤锁存信号有效，锁存转换后的数据到位并行输出口，的写信号有效，此时从中读出写入的数据，此时等待状态，准备下次的采样，此时程序的主体如下看门狗由程序三个主控进程可以知道，此状态机属于机，外加个辅助进程，即锁存器进程，层次清晰，各进程分工明确。

在个完整的采样周期中，状态机中最先被启动的是以为敏感信号的时序进程，接着两个组合进程和被同时启动，因为他们以同信号为敏感信号。

最后被启动的是锁存进程，它是在状态机进入后被启动的，即此时产生了个上升沿信号，从而启动进程，将在本次采样周期的位数据和通道选择的位数据锁存到寄存器中，同时存储器从端读到稳定正确的数据，进入下个状态后又把数据读出到端，这样个采样周期就完成。

在Ⅱ仿真的波形如下图所示图采样控制仿真波形从仿真波形可以看出，控制信号符合的时序，可以对进行采样控制，同时数据的锁存信号也符合题目设计要求。

但从仿真图中可以看到，这些信号都很多毛刺，由于毛刺很短，多为几纳秒，基本上都不可能满足数据的建立和保持时间，这对整个系统的影响不会很大，所以就没有对这些毛刺进行处理。

延时模块的设计在采样控制部分的状态机中也加入了输出数据编码部分，因为是循环采集路的模拟信号，而输出为路输出，这样就需要对输出信号进行标志，方法就是把位数据转换为位数据，第位是，第二位到第四位是标志位，标志是哪通道数字信号，如果是串行输出的时候可以让接受方知道是第几通道的数据。

又因为数字信号数据锁存信号是比通道选择信号早个周期，所以要加个延时模块，这样就可以实现每次锁存了通道的标志位和采样的数据。

通过程序来实现对通道选择信号的延时。

如果当前选择第个通道采样，那么通道选择信号就是，在这个通道信号采集完毕后锁存信号就会使计数器进行加操作，这样通道选择信号就是，而这个时候锁存的数据需要，所以将标志位信号通过的延时个时钟周期变成即可。

完成可以胜任。

延时模块程序主体部分串并输出选择控制从控制模块输出的数据是并行位数据。

串行输出的原理是通过个选的数据选择器连续选择输出的并行位数据，数据选择器的选择信号是个对系统时钟记数的二进制模的计数器输出，这样就可以实现将并行位数据转换为串行数据。

通过外部输入信号可以实现是串行输出还是并行输出，如果是低电平，就选通选的选择器，禁止个与门的输出，此时为串行输出如果为高电平，则禁止选的选择器，同时打开个与门，此时为并行位输出。

输出模式可选择性使得系统的应用相当广泛，串行输出可以用于通信信号的采集，方便调制后发射到远程接受端，远程接收端对采集的数据进行解调而并行输出模式则可以通过高速存储器将采集的信号放到微机或者其他的处理器上，根据采集的数据进行相应的控制。

模块本设计项目是利用直接控制来实现对音频信号的高速信号采集，在完成对个周期的采样后，将数据存储到存储器中，然后从存储器中读出数据并显示出来，采样存储器可以有多种方式实现外部随机存储器，其优点是存储量大，缺点是需要外接芯片，且常用的读写速度较低与间的连接线过长特别是在存储数据时需要对地址进行加操作，影响读写速度。

内部随机存储器，在的大部分器件中都含有模块，由此可配置成不同类型的内部高速。

与外部相比，尽管内部有更大的优势，但使用中仍然存在需要对地址加的操作，而影响数据读写速度的缺点。

内部，相比之下，更适合与用做高速采样的数据存储器，因为的写入时间只有个时钟周期，因此决定使用作为采样存储器。

由计算公式数据量字节采样频率量化精度声道数时间秒以及本次设计的采样频率为，量化精度为位，声道是单声道，可以计算出分种采样所需要的存储空间是个字节，而芯片的内部最多只有位每个有位，不足以存储分种需要的存储容量，所以我们选择作为暂存器，设计的容量是位，每次锁存数字数据后，状态机在下个状态状态进入写指令，将锁存的数据写入队列中，由于的读写操作都只需要个时钟周期，所以在状态机再下个状态状态进入读操作，从队列中读出数据，将数据送到输出端口，其实队列只需要位的存储容量就足够了，但设计让整个块都用来储存，这也是为了存储中有多余空间。

采用队列就不需要存储容量为个字节的存储器了，更有效得利用了芯片资源。

如果采样先将个数据存到队列中，由于从队列中读数据只需要个时钟，而在串行输出的模式下，在进行串并转换的时候，需要最少个时钟周期，而端口的数据只出现个周期就会发生改变，这样就体现出的高速特性，而在个采样周期中完成次串并转换时间是足够的。

本次设计是通过调用Ⅱ的参数可设置兆功能块来实现队列的。

是参数可设置模块库的英文缩写，这些可以以图形或硬件描述语言模块形式方便调用的兆功能块，使得基于技术的电子设计的效率和可靠性有了很大的提高。

设计者可以根据实际电路的设计需要，选择库中的适当模块，并为其设定适当的参数，就能满足自己的设计需要。

从而在自己的项目中十分方便调用了优秀电子工程技术人员的硬件设计成果。

在Ⅱ中，进入元件定制器界面，按照电路需要设计各个参数，最后完成的设计，通过调用生成的图形来调用队列模块。

采样系统顶层电路设计通道选择模块采样控制模块延时模块串并输出控制模块以及模块设计完毕以后，我们就可以将设计的各个模块连接起来，可以得到整个系统的顶层电路。

顶层电路见附录。

的硬件设计本次毕业设计选用的芯片是公司的系列的。

由于它的高密度和易于在设计中实现复杂宏函数和存储器，因此可以把个子系统集成在单芯片上，包括个嵌入式阵列，这为设计人员提供了有效的嵌入式门阵列和灵活的可编程逻辑。

嵌入式阵列是由系列嵌入式阵列块组成的，它能够摘要本论文介绍了基于的多通道采样系统的设计。

用设计个多通道采样控制器，利用语言设计有限状态机来实现对的控制。

由于器件的特性是可以实现高速工作，为此模拟信号选用音频信号。

由于音频信号的频率是，这样就对转换的速率有很高的要求因为的功能很强大，所以我们把系统的许多功能都集成到器件中，例如通道选择部分，串并输出控制模块，这样使得整个系统的外围电路简单系统的稳定性强。

的配置模式选用被动串行模式，这样就增强了系统的可扩展性。

输出模式可选择性使得系统的应用相当广泛，串行输出可以用于通信信号的采集，方便调制后发射到远程接受端，远程接收端对采集的数据进行解调而并行输出模式则可以通过高速存储器将采集的信号放到微机或者其他的处理器上，根据采集的数据进行相应的控制。