1、该文档不包含其他附件(如表格、图纸)，本站只保证下载后内容跟在线阅读一样，不确保内容完整性，请务必认真阅读。
2、有的文档阅读时显示本站（www.woc88.com）水印的，下载后是没有本站水印的（仅在线阅读显示），请放心下载。
3、除PDF格式下载后需转换成word才能编辑，其他下载后均可以随意编辑、修改、打印。
4、有的标题标有”最新”、多篇，实质内容并不相符，下载内容以在线阅读为准，请认真阅读全文再下载。
5、该文档为会员上传，下载所得收益全部归上传者所有，若您对文档版权有异议，可联系客服认领，既往收入全部归您。
小的器件之。
采用高速工艺，功耗低，可以与电平兼容。
可以说，芯片是小批量系统提高系统集成度可靠性的最佳选择之。
是由存放在片内中的程序来设置其工作状态的，因此，工作时需 要对片内的进行编程。
用户可以根据不同的配置模式，采用不同的编程方式。
个出厂后的成品的逻辑块和 连接可以这些可编辑元件可以被用来实现些基本的逻辑门电路比如 或者更复杂些的组合功能比如解码器或数学方程式。
在大多数的里 面，这些可编辑的元件里也包含记忆元件例如触发器或者其他更加完 整的记忆块。
系统设计师可以根据需要通过可编辑的连接把内部的逻辑块连接起来， 就好像个电路试验板被放在了个芯片里。
个出 系统设计师可以根据需要通过可编辑的连接把内部的逻辑块连接起来， 就好像个电路试验板被放在了个芯片里。
在大多数的里 面，这些可编辑的元件里也包含记忆元件例如触发器或者其辑门电路比如 或者更复杂些的组合功能比如解码器或数学方程式。
部分内容简介克服了原有可编程器件门电 路数有限的缺点。
目前以硬件描述语言或所完成的电路设计，可以经过简单 的综合与布局，快速的烧录至上进行测试，是现代设计验证的技术主 流。
这些可编辑元件可以被用来实现些基本的逻辑门电路比如 或者更复杂些的组合功能比如解码器或数学方程式。
在大多数的里 面，这些可编辑的元件里也包含记忆元件例如触发器或者其他更加完 整的记忆块。
系统设计师可以根据需要通过可编辑的连接把内部的逻辑块连接起来， 就好像个电路试验板被放在了个芯片里。
个出厂后的成品的逻辑块和 连接可以按照设计者而改变，所以可以完成所需要的逻辑功能。
般来说比专用集成芯片的速度要慢，无法完成复杂的设计， 而且消耗更多的电能。
但是他们也有很多的优点比如可以快速成品，可以被修改来 改正程序中的和更便宜的造价。
厂商也可能会提供便宜的但是编辑能力差的 。
因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的 上完成的，然后将设计转移到个类似于的芯片上。
采用了逻辑单元阵列这样个概念，内部包括 可配置逻辑模块输出输入模块 和内部连线三个部分。
的基本特点主要有 采用设计电路，用户不需要投片生产，就能得到合用的芯片。
可做其它全定制或半定制电路的中试样片。
内部有丰富的触发器和引脚。
是电路中设计周期最短开发费用最低风险最小的器件之。
采用高速工艺，功耗低，可以与电平兼容。
可以说，芯片是小批量系统提高系统集成度可靠性的最佳选择之。
是由存放在片内中的程序来设置其工作状态的，因此，工作时需 要对片内的进行编程。
用户可以根据不同的配置模式，采用不同的编程方式。
当加电时，芯片将中数据读入片内编程中，配置完成后， 进入工作状态。
掉电后，恢复成白片，内部逻辑关系消失，因此，能够反复 使用。
的编程无须专用的编程器，只须用通用的编程器即 可。
当需要修改功能时，只需换片即可。
这样，同片，不同的 编程数据，可以产生不同的电路功能。
因此，的使用非常灵活。
当然存在 于在些场合选它而不是单片机的优势 运行速度快 内部集成锁项环，可以把外部时钟倍频，核心频率可以到几百，而单片机 运行速度低的多。
在高速场合，单片机无法代替。
管脚多，容易实现大规模系统 单片机口有限，而动辄有数百个口，可以方便连接外设。
比如个系 统有多路，单片机要进行仔细的资源分配，总线隔离，而由于丰富的 资源，可以很容易用不同连接各外设。
内部程序并行运行，有处理更复杂功能的能力 单片机程序是串行执行的，执行完条才能执行下条，在处理突发事件时只能调 用有限的中断资源而不同，逻辑可以并行执行，可以同时处理不同任务，这就导 致了工作更有效率。
有大量软核，可以方便进行二次开发 甚至包含单片机和软核，并且数仅受自身限制，所以 又是单片机和的超集，也就是说，单片机和能实现的功能，般都能实 现。
是种硬件描述语言，是种 以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图逻辑 表达式，还可以表示数字逻辑系统所完成的逻辑功能。
是目前世界上最流 行的两种硬件描述语言之，是在世纪年代中期开发出来的。
这种硬件描述语言被用于从算法级门级到开关级的多种抽象设计层次 的数字系统建模。
被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字 系统之间。
数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。
语言具有下述描述能力设计的行为特性设计的数据流特性设计的结构组成以 及包含响应监控和设计验证方面的时延和波形产生机制。
所有这些都使用同种建模语 言。
此外，通信过程中，并没有个时钟信号从发送端传输到接收端，因此，这个协议被称为异步 方式。
由于没有共享时钟信号，因此在进行数据传输之前，收发双方必须协商好个数据 传输的波特率，也就是说，接收端应该知道发送端发送数据的波特率相应的发 送端也需要知道接收端的波特率。
在大多数情况下，发送数据和接受数据的波特率是 相同的。
发送端按照低位在前，高位在后的顺序移位输出数据。
旦在初始化过 程中，双方协商好了通信的波特率，收发双方的内部时钟都设定在同波特率但时钟 的相位不同。
在个包传输开始，接收端将它的内部时钟调整到与发送端同步。
这样接收端就可以在每位的中心位置对数据位进行采样，保证数据传输的正确性。
本设计以为基础来实现异步通信，而模块就为本设计关键所在，如图 所示，该模块主要有串行发送器接收器以及波特率发生器三个模块组成。
波特率发生器模块在异步通信中，发送方和接受方必须保持相同的波特率才能实现 正确的数据传送。
在本设计中，由于传输必定是工作在种波特率下，为了便 于和总线进行同步，需要产生符合传输波特率的时钟。
图系统框图 本设计完整的工作流程可以间单的分为数据接收过程和发送过程两部分。
接收过程当模块检测到有新数据总线传输线的起始位就会触 发接收流程。
首先模块内部会重置波特率发生器和移位寄存器，控制逻辑使移位 寄存器的工作模式为波特率模式，以准备数据接收，其次移位寄存器在波特率时钟的驱 动下工作，不断的读取串行总线上的输入数据，位位的接收，并且将数据 保存到内部的数据寄存器内。
然后在进行串并转换，在通过内部数据总线传送到数 据缓存器，最后被内部采用。
发送过程当要发送数据出去时，先把要发送的内部数据存储到数据缓存 器，传送到数据寄存器，然后进行串并转换。
模块内部会重置波特率发生器控制 逻辑控制移位寄存器进入串行发送的协议模式，并且使移位寄存器工作在波特 率模式下，于是移位寄存器便在波特率时钟的驱动下依次将数据寄存器的数据位位 发送到的发送端，这样就产生了的数据发送时序。
是种通用串行数据总线，用于异步通信。
该总线双向通信，可以实现 全双工传输和接收。
在嵌入式设计中，用来与进行通信，包括与监控调 试器和其它器件 因为计算机内部采用并行数据，不能直接直接把数据发到，必须经过整 理才能进行异步传输，其过程为先把准备写入串行设备点的数据放到寄存 器临时内存块中，再通过，先入先出列队传送到串行 设备，若是没有，信息将变得杂乱无章，不可能传送到。
它是用于控制计算机与串行设备的芯片。
有点要注意的是，它提供了 数据终端设备接口，这样计算机就可以和调制解调器或其它使用接口的串 行设备通信了。
作为接口的部分，还提供以下功能将由计算机内部传送 过来的并行数据转换为输出的串行数据流。
将计算机外部来的串行数据转换为字 节，供计算机内部使用并行数据的器件使用。
在输出的串行数据流中加入奇偶校验 位，并对从外部接收的数据流进行奇偶校验。
在输出数据流中加入启停标记，并从 接收数据流中删除启停标记。
处理由键盘或鼠标发出的中断信号键盘和鼠标也是 串行设备。
可以处理计算机与外部串行设备的同步管理问题。
般而言和外界通信只需要两条信号线和，其中是 的接收端，是的发送端，接收与发送是全双工形式。
由于可编程逻辑器件技 术的快速发展，的功能日益强大，其开发周期短可重复编程的优点也越来越明显， 本设计就是在芯片上集成功能模块并和其他模块组合来实现个能与其他 设备进行串行通信的片上系统。
本系统设计硬件电路图如图所示。
图系统硬件电路图 模块名称 功能描述的测试顶层模块 ，系统时钟 ， 接收与发送引脚 系统时钟 接收引脚 发送引脚 发送个字节的数据缓存区 控制产生个发送的写信号 接收缓存区 接收发送中断以及写控制信号 发送和接收的时钟频率 通过接收中断
【42页】【毕业设计】基于FPGA串口通信系统的设计与开发.doc文档在线阅读
