1、该文档不包含其他附件(如表格、图纸)，本站只保证下载后内容跟在线阅读一样，不确保内容完整性，请务必认真阅读。
2、有的文档阅读时显示本站（www.woc88.com）水印的，下载后是没有本站水印的（仅在线阅读显示），请放心下载。
3、除PDF格式下载后需转换成word才能编辑，其他下载后均可以随意编辑、修改、打印。
4、有的标题标有”最新”、多篇，实质内容并不相符，下载内容以在线阅读为准，请认真阅读全文再下载。
5、该文档为会员上传，下载所得收益全部归上传者所有，若您对文档版权有异议，可联系客服认领，既往收入全部归您。
， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， ， 中文翻译 基于的串口控制器设计 简介 使用硬件描述语言设计和开发验证的成为当前的主流因素。
使 用行为级描述不只增加了产品的设计效率，也在设计中有独特的验证方式。
目前 最流行的语言为和。
这篇文章将会举例说明用语言 的设计和验证数字异步串行收发器。
介绍 通用异步串行收发器中有二个的模块。
个模块实现发射功 能，当另个实现接收功能，发射和接收功能模块在顶端设计时组合到起使 用，接收和发射的组合是通信通道所必需的。
数据写入发射器，从接收器读出， 所有的数据是以二进制字节的信号通过接口。
在顶端设计时，地址有发射器 映射，而且接收器通道能容易地建立从儿进入接口，两者工用个称为 主控时钟，在每个模块中被分成的波特率时钟。
的功能概况 的基本功能概况见下表在左边显示传输保持记录，移位记录，传 输控制时钟，全部集中在发射机的端。
在右边的是显示接收移位寄存器，接 收记录和控制逻辑时钟，所有都包含在接收模块的端，这两个模组都单独 的投入与产出，大部分的控制线，只有双向数据总线，主时钟和复位线共享的模 块。
顶层系统的功能描述 的标准数据格式 图显示了的串行数据格式，串行数据包含在帧个数据字节，以及编码 信息比特，在连续传输线路高通，在传输初始化时开始低点，接下来的低 点开始到比特的数据信息，低位对于后边高位有重要的作用。
然后后边的 数据进行奇偶校验，反馈位数据的结果。
时序图 下面显示怎么将从寄存器里出来的数据写给移位寄存器，并在上升沿速率时 钟时，转向输出。
发送时间如下表，如何得到数据从传输到接收移位寄存器然后存储。
发送器 主控时钟称为，分频成正确的等于的波特率。
数据 以平行的形式锁存模块，而转向以串行格式的输出波特率时钟频率。
数据转到 输出跟随串行数据格式显示在图。
发送器行为描述 发送器等待新的数据来写入模块，新的数据在发送器初始化后发送。
数据以 并行方式传送串行数据帧的输出当没有传输序列的地方，输出是高通。
发送器实现 产生逻辑的始于模块端口的声明，这里定义的信号，是移植到从单 元，没有方向指明这点。
在下个端口定义来自端口的方向，方向指定为输入，输出或双向，见表 。
指明端口方向来声明内部信号，内部信号的称为和数据类型， 被数字低音的分配，用在分配里的时钟，座，常常使用逻 辑顺序的分配，但不是定的，进步解释见参考书，数据类型的内部信 号如表。
我们现在已经通过了所有必要的声明，并已作好准备，看看实际执行，用硬 件描述语言使我们描述的功能的发送器更加行为化，而不是把重点放在它门级。
在软件编程语言，职能和工作程序分成更具可读性和易处理，个 的功能及任务是作为相当于复线代码，如果些输入信号或些影响产 出或变数使用的职能和任务，通常发生在多行代码都是重复使用的设计，从而 使得设计易于阅读和维护肯定，个的功能，可以有多种输入，但始终只 有个输出，虽然任务可以兼得多投入，多产出，甚至在些情况下，非 取长补短，下面显示了任务，即拥有所有必要的顺序语句，用来描述发送 器的转移模式。
英文原文 ， ， ， ， ，
【毕业设计】基于FPGA的串口控制器设计中英文翻译.doc文档27页优秀范文
