考源电路和恒流源电路的改进有基本逻辑门电路中的温度补偿结构有驱动重负载门电路等都属此类。

另类是简化电路结构，降低逻辑摆幅和电源电压，降低功耗，提高电路的封装密度和速度，以适应高速低功耗大规模集成方面的需要。

其中又分为以下几类对工艺改进。

对驱动电路改进，降低电源电压，实现在较小的驱动电流下提高电路的速度。

低压参考源及低压恒流源广泛的应用前景，越来越受到国际学术界的注视，多值逻辑的优势在于多值逻辑的结构形式远比二值逻辑多电路刚好相反，它的静态功耗较小，其动态功耗则较大，并会随着工作频率提高而增加。

因此，在工作频率越过定值后，电路的功耗低于电路的功耗。

多值逻辑是指切逻辑值的取值数大于二的逻辑。

多值逻辑在电子科学技术中的应用，目前还远没有二值逻辑那么普遍，其主要原因，是二值逻辑无论在理论上或实践上均己成熟，二是多值逻辑电路的实现比二值逻辑电路困难。

实践上均己成熟，二是多值逻辑电路的实现比二值逻辑电路困难。

但是由于多值逻辑有着许多独特的功能和后，电路的功耗低于电路的功耗。

多值逻辑是指切逻辑值的取值数大于二的逻辑。

部分内容简介差分对的二个晶体管分别工作于截止和线性区，且其电路输出摆幅又较电源电压小得多，因而其功耗主要是直流功耗，它不随电路的工作频率提高而增加。

电路刚好相反，它的静态功耗较小，其动态功耗则较大，并会随着工作频率提高而增加。

因此，在工作频率越过定值后，电路的功耗低于电路的功耗。

多值逻辑是指切逻辑值的取值数大于二的逻辑。

多值逻辑在电子科学技术中的应用，目前还远没有二值逻辑那么普遍，其主要原因，是二值逻辑无论在理论上或实践上均己成熟，二是多值逻辑电路的实现比二值逻辑电路困难。

但是由于多值逻辑有着许多独特的功能和广泛的应用前景，越来越受到国际学术界的注视，多值逻辑的优势在于多值逻辑的结构形式远比二值逻辑多姿多彩，可以更好地解决用二值逻辑不易解决的问题。

多值逻辑数字系统地信息密度高。

当这种数字系统用大规模或超大规模集成电路实现是时可以大大节省集成电路的基片面积，大规模集成电路的封装密度将得到提高。

大规模超大规模集成电路发展中的个现实问题是集成电路功能日益增强而体积却日趋缩小。

般来说，前者要求增加引线数，后者则要求减少引线数。

这矛盾严重的影响集成电路的发展。

二值逻辑已很难解决这问题，而多值逻辑却能很好低解决这问题。

相对二值逻辑，应用多值逻辑的硬件系统中，相互连接的复杂性降低，单位面积的数据处理能力增强，外部信号变换容易，因此硬件系统的复杂性将降低。

电路及三值触发器的研究现状随着大型高速数字系统的发展，电路的应用也日趋广泛。

为了适应各种数字系统的需要，人们在普通电路的基础上进行了多方向的研究，归纳起来有三大类类是仍保持普通电路的逻辑摆幅和电源电压，就温度速度及其它方面的性能进行改进。

有对参考源电路和恒流源电路的改进有基本逻辑门电路中的温度补偿结构有驱动重负载门电路等都属此类。

另类是简化电路结构，降低逻辑摆幅和电源电压，降低功耗，提高电路的封装密度和速度，以适应高速低功耗大规模集成方面的需要。

其中又分为以下几类对工艺改进。

对驱动电路改进，降低电源电压，实现在较小的驱动电流下提高电路的速度。

低压参考源及低压恒流源属于此类。

简化电路结构，减少逻辑摆幅。

如电路，把输出射极跟随器移到输入端，减少射极跟随器的数量，可达到提高数度降低功耗的目的。

电路电路电路都属此类。

对电路结构进行变换，如串联开关变换成并联开关的技术，使电路适合于低电源电压下工作。

第三类是多值电路的研究。

以上两类都是电路本身的研究状况，而多值电路是电路研究的个重要分支和发展。

近年来，多值逻辑的发展趋向主要为四个方面理论研究的范围广泛，并各向纵深发展。

从最早对哲学形式逻辑代数理论的研究，发展到目前多开关理论逻辑设计和工程应用等的研究。

由于它是种比二值逻辑更为普遍的逻辑系统，其在理论上的难度自然更高，目前还有许多领域有待进步开拓。

随着多值逻辑研究的不断深入，多值电路的发展非常迅速，实验室试制成功的及正式投放市场的多值电路不胜枚举，其中已有不少多值器件进入实用阶段。

例如及四值全加器乘法器及计数器。

对多值逻辑的应用研究其范围也日益扩大。

多值与二值混合系统的研究多值数字系统的研究以及在二值数字系统中采用多值逻辑技术时其中的重点方向。

和二值逻辑样，多值电路研究中的个重要课题是提高速度降低功耗。

其中发射极耦合逻辑由于是种最快的双极型电路而受到重视。

由于多值信号能携带更多的信息量比二值信号具有明显的优越性，并且提高信息携带量后也相应提高了空间或时间的利用率。

由的成本公式计算的结果表明值是较好的选择，而三值可能是最好的选择会导致最简单的电路结构。

所以三值电路的研究是极具意义和前景的。

由文献提出的适合于数字电路开关级设计的差动开关理论，对组合电路已经实现了到开关级的设计。

近年来，人们对三值触发器及时序电路也进行了多方向的研究有对低功耗触发器的研究对触发器电路结构改进的研究以及对触发器电路速度的研究。

然而，对三值触发器的研究总体还停留在门级阶段，没有深入的系统的开关级研究。

这章我们主要是介绍了电路的产生背景，以及它的研究意义，还有它的研究现状。

也谈到了它将来的发展前景。

第二章差动电流开关理论及电路的互补对偶特性这章简单的介绍多值电路开关级设计的理论基础差动电流开关理论。

并从电路特有的互补对偶特性出发，指出晶体管对的两个开关变量的不性及互补对偶特性。

开关信号理论传统的数字电路设计都是以门电路作为基本构造单元的，但研究表明最好的电路设计应该是以管子作为基本单元，即管子级设计，也称为开关级设计。

开关信号理论既是指导数字电路开关级设计的电路设计新理论，在这理论中区分了电路中的二类变量开关变量和信号变量。

对应地分别建立了开关代数和信号代数系统，这二类代数系统又可以用二类结联运算互相联结。

开关变量和开关代数用„表示开关变量，取其值为开关的通断二个状态，用表示它用于描写电路中晶体管开关元件的通与断二种相反状态。

与开关变量有关的基本运算为与或非，它们定义如下与运算其它或运算级锁存器的控制端是反相的。

为了避免电路开关动作太快而导致的后级锁存器无法正确传输信号，故在两级锁存器耦合时加了个积分电路，电阻以及电容。

其中电阻取值为，电容取值为。

加积分电路的作用是对前级锁存器输出的缓冲，使后级锁存器可正确工作。

图三值主从存储型触发器电路结构直接比较型电路结构我们在第三章中己经介绍了作为普通电路的种修正的直接比较电路的设计方法。

我们对如图所示的互补对偶的三值主从存贮型触发器电路结构做出修正，得到如下图所示的直接比较型三值主从存贮型触发器电路结构。

电路中把正相输出端的互补对偶的反相输出端集电极电压作为反馈的基本信号。

反相输出端集电极电压加级阈值为个单位即阈值为的晶体管的射极跟随器后输出的信号作为可变反馈电平在反馈信号后再加级阈值为即阈值为的晶体管的射极跟随器后输出的信号作为可变反馈电平。

这样就得到了互补对偶的三值主从存贮型触发器的修正电路直接比较型电路。

电路模拟中，阈值为的晶体管选取的工艺参数如下标志为配的晶体管是阈值为的晶体管选取的工艺参数如下模拟时选取和逻辑值相对应的电压为，时钟信号只取二值，。

集电极电阻为，恒流源为。

参数设定后，经过模拟得到了如图所示的瞬态输入输出曲线。

图输入的波形分析，我们考虑了个时钟时间内电平的多次变化的状况，电平的每种变化都考虑在内。

由输出波形我们可以看出，电路的逻辑功能理想，能良好的实现置数功能和对前个状态的保持功能。

并且只在上升沿负逻辑触发器处在置数状态，并在个时钟周期内处于保持状态。

电路实现了次操作的要求。

从输出波形分析，它能完好的实现取反功能，与组成互补对偶的输出系统。

图直接比较型三值主从存储型触发器电路结构图直接比较型三值主从存贮型触发器时钟与输入输出波形图直接比较型三值主从存贮型触发器主锁存器可变反馈电平与固定参考电平的比较可变反馈电平与固定参考电平的比较图直接比较型三值主从存贮型触发器从锁存器可变反馈电平与固定参考电平的比较可变反馈电平与固定参考电平的比较图分别显示了直接比较型三值主从存贮型触发器主锁存器中可变反馈电平与固定参考电平的比较及可变反馈电平与固定参考电平的比较图分别显示了直接比较型三值主从存贮型触发器从锁存器中可变反馈电平与固定参考电平的比较及可变反馈电平与固定参考电平的比较。

从电路结构分析，可以看出这个直接比较型的三值型主从存贮型触发器也有对称的互补对偶结构，和普通的三值型主从存贮型触发器样，它主要由十二对晶体管对和个积分电路组成。

用传统方法设计的主从存贮型触发器则由二十几对晶体管对组成，电路结构相对庞大。

直接比较型的型锁存器的电阻网络由四个单位电阻组成，用传统方法设计的电阻网络相对也更复杂。

新型结构的输出系统是互补的双轨三值输出系统，相对用传统方法设计的单轨三值输出系统更具优越性。

与普通型电路相比，直接比较型三值主从存贮型触发器的优势是免除了部分的参考源，并使电路的性能得到了提高。

它具有较好的传输特性，故有较高抗干扰度，不因参考源落差而降低噪声容限，比普通电路减少了电压摆副和平衡负载，所以很大的降低了由电源引起的开关噪声。

它比单端输入普通电路具有更快的速度。

三值时钟竞争型触发器电路结构次操作型触发器的另种设计思想是利用时钟竞争冒险现象产生的窄脉冲而得到的。

在基于互补对偶结构的三值型锁存器的时钟竞争型触发器设计中，我们利用电路的串连控制作用，用时钟竞争产生的窄脉冲作为控制端，得到了如图所示的互补对偶的三值时钟竞争型触发器电路。

电路先以个基本发射极祸合差分对产生时钟的反相信号西，再经过个积分电路的延迟后，与信号并联，作为控制信号。

信号的并联作为个输入端再加个参考电平作为另个输入端，就得到