生电路定时部分电路时序控制电路第四章原理图及元器件清单第五章实验总结及心得体会设计任务完成情况心得体会设计中的问题及改进致谢参考文献附录元件引脚图摘要本文设计是以数字电路为核心的八路抢答器。
设定限时回答的功能，利用优先编码器锁存器译码器实现基本抢答电路，利用定时器构成秒脉冲产生电路，使系统能够正确地进行计时，同时使数码显示器能够正确地显示时间。
当有人抢答时，分辨出选手按键的先后顺序，并锁存第抢答者的编号，同时译码显示电路显示编号。
如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，计时指示灯灭，同时以后选手抢答无效。
通过时序控制电路，即使两组的抢答时间相差几微秒，也可分辨出是哪组优先按下的按键，充分利用了系列集成芯片的数字电路结构简单功能强大可靠性好实用性强的特点。
关键词抢答器数字电子技术电子设计自动化，第章概述数字技术是当前发展最快的学科之，数字逻辑器件已从年代的小规模集成电路发展到目前的中大规模集成电路及超大规模集成电。
相应地，数字逻辑电路的设计方法在不断地演变和发展，由原来的单的硬件逻辑设计发展成三个分支，即硬件逻辑设计软件逻辑设计及兼有二者优点的专用集成电路设计。
目前数字电子技术已经广泛地应用于计算机，自动控制，电子测量仪表，雷达，通信等各个领域。
随着集成技术的发展，尤其是中大规模和超大规模集成电路的发展，数字电子技术的应用范围将会更广泛地渗透到国民经济的各个部门，并将产生越来越深刻的影响。
随着科学技术的发展和普及，各种各样的竞赛越来越多，其中抢答器的作用也越来越重要。
本文设计出以为核心的八路抢答器，采用了数码管显示，自动锁存显示结果，它能根据不同的抢答输入信号，经过优先编码器锁存器译码器处理并输出信号，最后通过数码管显示相应的选手编号，即使两组的抢答时间相差几微秒，也可分辨出按下按键的先后顺序，充分利用了系列集成芯片的数字电路结构简单功能强大可靠性好实用性强的特点。
在本设计中，将主要设计个供八人使用的定时抢答器。
它要实现以下功能要求设计制作个可容纳组人员参赛的数字式抢答器，每组设置个抢答按钮供抢答者使用。
抢答器具有定时抢答的功能。
当主持人将控制开关拨到开始位置后，要求定时器立即减计时，并用显示器显示，同时计时指示灯亮电路具有第抢答信号的鉴别和锁存功能。
在主持人将控制开关拨打开始位置时，参赛者按下抢答开关，则抢答指示灯发光二极管亮并用数码显示器显示出抢答者的组别，同时计时指示灯亮。
此时，电路应具备自锁存功能，使别组的抢答开关不起作用。
主持人设置的控制开关，用来控制系统的清零编号显示数码管灭灯和抢答的开始。
若超时仍无人抢答，则计时指示灯熄灭。
第二章方案设计要求及原理方案设计要求设计制作个可容纳组人员参赛的数字式抢答器，每组设置个抢答按钮供抢答者使用。
抢答器具有定时抢答的功能。
当主持人将控制开关拨到开始位置后，要求定时器立即减计时，并用七段数码显示器显示，同时计时指示灯亮电路具有第抢答信号的鉴别和锁存功能。
在主持人将控制开关拨打开始位置时，参赛者按下抢答开关，则抢答指示灯亮并用数码显示器显示出抢答者的组别，同时计时指示灯亮。
此时，电路应具备自锁存功能，使别组的抢答开关不起作用。
主持人设置的控制开关，用来控制系统的清零和抢答的开始。
若超时仍无人抢答，则计时指示灯熄灭。
设计思路本设计的根本任务是准确地判断出第抢答者的信号并将其锁存。
实现这功能可选择使用触发器或锁存器等。
在得到第信号之后应立即将电路的输入封锁，使其他组的抢答信号无效。
同时还必须注意，第抢答信号应该在主持人发出抢答命令之后才有效。
当电路形成第抢答信号之后，用编码译码及数码显示电路显示出抢答者的组别，也可以用发光二极管直接指示出组别。
在主持人没有按下开始抢答按钮前，参赛者的抢答开关无效当主持人按下开始抢答按钮后，开始进行秒倒计时。
此时，若有人抢答，显示选手编号并使抢答指示灯亮，倒计时停止，表示已有人抢答当计时时间到，仍无组别抢答，则计时指示灯灭，表示时间已到，主持人清零后开始新轮抢答。
总电路框图图总电路框图抢答判别电路时序控制电路报警电路脉冲产生电路定时电路显示译码定时显示显示译码抢答按键主持人控制电路抢答显示第三章单元电路设计与分析抢答电路此部分电路主要完成的功能是实现路选手抢答并进行锁存，同时有相应发光二极管点亮和数码显示。
使用优先编码器和锁存器来完成。
该电路主要完成两个功能是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号显示电路采用七段数字数码显示管二是禁止其他选手按键，其按键操作无效。
工作过程开关置于清除端时，触发器的端均为，个触发器输出置，使的优先编码工作标志端，使之处于工作状态。
当开关置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时如按下，的输出经锁存后，七段显示电路处于工作状态经译码显示为。
此外使优先编码工作标志端，处于禁止状态，封锁其他按键的输入。
当按键松开即按下时，的此时由于仍为，使优先编码工作标志端，所以仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。
只要有组选手先按下抢答器，就会将编码器锁死，不再对其他组进行编码。
通过译码器使抢答组别数字显示。
如有再次抢答需由主持人将开关重新置清除然后再进行下轮抢答。
图抢答电路仿真图抢答电路部分主要元器件介绍优先编码器编码器的逻辑功能是将输入信号中的个有效信号变换成相应的组二进制代码输出，编码器实现对多译码。
编码器在同时刻内只允许对个信号进行编码，否则输出的代码会发生混乱。
普通编码器同时按下两个或更多按键时，输出将混乱，而在优先编码器电路中，允许同时输入两个以上编码信号。
不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的个信号进行编码。
为线线优先编码器，即个信号输入端，个信号输出端。
此外，还设置了输入使能端，输出使能端和优先编码工作状态标志。
图功能简图图管脚引线图编码数据输入端共线，优先级最高，优先级最低。
输入使能端当时，编码器工作。
编码数据输出端组成三位二进制译码输出。
输出使能端当，且无有效信号输入时，。
优先编码输出端当且有信号输入时，。
功能说明芯片的输入端和输出端均为低电平有效。
图是其功能简图，图中电源和地未画，是输入信号，为三位二进制编码输出信号。
为输入使能端，当时，允许编码器进行编码当时，编码器禁止编码。
是输出使能端，只有当，而均无编码输入信号时为。
为优先编码输出端，在而其中之有信号输入时，。
各输入端的优先顺序为级别最高，级别最低。
如果有信号，则其它输入端即使有信号输入，均不起作用，此时输出只按编码，。
优先编码被广泛应用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编码。
锁存器锁存器是集成基本触发器。
触发器由两个与非门交叉连接而成，图是它的逻辑图逻辑符号和波形图。
其中为置置位输入端，为置复位输入端，在逻辑符号中用小圆圈表示输入信号为低电平有效。
和是对互补输出端，同时用它们表示触发器的输出状态，即表示触发器的态表示触发器的态。
逻辑图逻辑符号波形图图基本触发器基本触发器的逻辑功能可以用表所示的状态真值表来描述。
基本触发器的输出端随输入电平和变化的波形图如图所示。
表基本触发器功能真值表功能不定置置保持由表化简得到逻辑功能表达式也称为特性方程下列表达式所示，称之为约束条件。
综上所述，基本触发器具有置置保持功能且不允许与同时为，集成产品就是这种四触发器。
对应的特性方程为其中，表示现态，即原态。
表示次态，即新状态。
图是锁存器管脚引线图。
图管脚引线图七段显示译码器译码与编码是相反的过程，是将二进制代码表示的特定含义翻译出来的过程。
能实现译码功能的组合逻辑电路称为译码器。
集成译码器可分为三种，即二进制译码器二十进制译码器和显示译码器。
二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路，也称为变量译码器。
若输入端有位，代码组合就有个，当然可译出个输出信号。
显示译码器由译码输出和显示器配合使用，最常用的是七段译码器。
其输出是驱动七段字形的七个信号，常见产品型号有等。
为输出高电平有效的中规模集成七段显示译码驱动器，输出高电平有效，用以驱动共阴极显示器。
该集成显示译码器设有多个辅助控制端，以增强器件的功能。
图功能简图图管脚引线图的输入端是四位二进制信号码，是七段译码器的输出驱动信号，高电平有效。
可直接驱动共阴极七段数码管，是使能端，起辅助控制作用。
倒计时电路该部分主要由定时器秒脉冲产生电路十进制同步加减计数器构成减法计数电路译码电路和两个段数码显示器构成电路。
完成的功能是当主持人按下开始抢答按钮后，进行倒计时，到时计时指示灯灭。
当有人抢答时，计时停止。
两块实现减法计数，通过译码电路显示到数码管上，其时钟信号由时钟产生电路提供。
的预置数控制端实现预置数，计数器的时钟脉冲由秒脉冲电路提供。
按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，计时指示灯灭，同时以后选手抢答无效。
图倒计时电路仿真图倒计时电路部分主要元器件介绍秒脉冲产生电路设计在本设计电路中，要进行准确计时，就必须为定时部分电路提供个精确的输入脉冲。
毕业设计_八路数字抢答器.doc文档23页全文免费阅读
