（数字频率计设计）㊣精品文档值得下载

图输入输出引脚及其功能说明该模块实现锁存器的功能，在信号的下降沿到来时信号锁存。

输入输出引脚及其功能说明基准时钟信号接受计数器传过来的值并锁存向数据选择器传值。

程序代码实现图模块输入输出引脚及其功能说明该模块对应于数码管片选信号，将相应的数据送出，其中档位也通过数码管显示。

输入输出引脚及其功能说明接受模块传来的数码管片选信号接受锁存器传来的数码管片选信号接受锁存器传来的档位信号传出数码管位选信号。

程序代码实现计小组的共同努力下在其他同学的热情帮助下，我们完整滴完成了数字频率计的设计组装，并做了些创新。

虽然实验成功，我们同样在实验过程中遇到了些问题刚开始时候的设计是每组组员做部分，但是问题就是有些系数不能同。

因此造成了开始实验进展缓慢。

在实验过程中，器材的问题也被我们遇到了。

因此也得到了些经验要对自己的实验成果由信心，不要出问题就从程序中找问题。

可能对你最大的阻碍就是你没有考虑到的器材问题。

在最后仿真时候，导线的顺序也是常出问题的地方。

由于没有及时发现问题的所在，我们小组花费了整整节课的时间在改程序，浪费了许多宝贵时间。

参考文献数字电路设计与应用与实践教程第版王振红主编机械工业出版社模块输入输出引脚及其功能说明接受传出的数码管位选信号译码出数码管位选信号程序代码实现图第五章调试并分析结果输入说明接频率接开关接频率。

预计输出低两位数码管显示高四位数码管显示。

测试结果记录低两位数码管显示高四位数码管显示。

测试结果分析本频率计满足试验要求，使用周期和直接测量法进行测量，这样会减小误差。

实验中也遇到了很多问题，在器件在线编程过程中，各项操作无法进行，如果是首次编程，则需要设置下载端口，如果还比能进行操作，可能是芯片或者试验箱出现问题，所以应该换芯片或试验箱。

在连接引脚是要特别注意，否则显示管无法显示。

此外此试验还有需要改进的地方，比如测量频率的精度和灵敏度。

待测信号给的是，数码管档位显示为档频率显示为与预计输出完全样。

因为基准信号和待测信号是同个信号源，故如此准确。

也论证了上述设计的正确性。

图如上图，待测信号，接显示如图，第行和第二行为脉冲频率，第三行为档位，的待测信号档位为二档。

第六章结论心得体会经过这次的实验课程设计，我学到了如何将多个程序绑在起使用并构成个完整的系统。

在老师的指导下在我们实验设等公司提供的工具。

模块组合式工具软件。

Ⅱ具有个完整的可编程逻辑设计环境，包括设计输入设计处理设计校验和下载编程个模块，设计者可以按设计流程选择工作模块。

与结构无关。

Ⅱ开发系统的核心编译器能够自动完成逻辑综合和优化，它支持的和等可编程器件系列，提供个与结构无关的开发环境。

支持硬件描述语言。

Ⅱ支持各种设计输入语言，包括和的硬件描述语言。

丰富的设计库。

Ⅱ提供丰富的库单元供设计者调用，其中包括些基本的逻辑单元，系列的器件和多种特定功能的宏功能模块以及参数化的兆功能模块。

调用库单元进行设计，可以大大减轻设计人员的工作量，缩短设计周期。

第四章系统功能模块模块模块流程图图输入输出引脚及其功能说明模块如图所示。

通过对时钟的分频得到时钟，为模块提供的闸门时间。

输入时钟信号输出分频后的基准信号。

程序代码的实现如下图模块模块流程图图模块输入输出引脚及其功能说明基准时钟信号产生数码管的片选信图模块模块流程图号。

程序代码实现图模块模块流程图图输入输出引脚及其功能说明该模块是整个程序的核心，它完成在的时间里对被测信号计数的功能，并通过选择输出数据实现自动换挡的功能输入输出引脚及其功能说明复位按钮待测频率信号基准时钟频率蜂鸣器档位值计算后的频率值。

程序代码实现项目名称数字频率计项目设计说明设计任务和要求此频率计共分档档二档三档，四档在换挡的设计方面，此程序突破了以往改变闸门时间的方法，使自动换挡的实现更加简单可靠。

进度安排第节课画出模块及程序流程图第二节课调试各模块程序使其无误第三节课连接整个程序并下载到试验箱是数字频率计的功能实现第四节课改进程序设计实现创新，然后完成课程设计报告第五节课完成答辩项目总体功能模块图如下图第二章需求分析问题基本描述所谓频率，就是周期信号在单位时间秒内变化的次数。

频率计的测量范围为，为了测量精确量程分别为和四个档。

即最大读数分别为，，，。

要求两成自动换挡。

其具体功能如下当量程超过时，自动增大档，下次测量时量程大档当超过测量范围时，显示溢出，报警器报警。

小数点位置随量程变化自动移位。

采用记忆显示方法，在测量过程中不显示数据，在测量完成以后显示测频结果，并将此结果保存到下次测量结束，显示时间不少于秒。

根据频率计的测频原理，可以选择合适的时基信号即阀门时间，对输入信号脉冲进行计数，实现测频的目的。

根据数字频率计的设计原理，可以将数字频率计设计分为五个模块来实现其功能。

即分频模块，控制模块，计数模块，锁存模块和显示模块。

用语言进行编程。

弄清什么情况下是测频率，就是选择合适的时基信号的问题。

测频率时以输入信号作为时钟信号，因为输入信号的频率大于频率计的基准频率。

数字频率计的系统流程图如下图系统模块分解及各模块功能的基本要求计数器在各个档是被反复应用的，如果在各个档分别设计计数器就造成资源的浪费，而且在测周期和频率的时候，计数器的时基信号和输入信号要进行调换，但计数功能是样的，所以将计数器设为单独的模块。

七段译码器也是被重复使用的，也设成单独的模块，这样的话就不用在重复使用的时候重复书写译码电路了。

总体来说数字频率计分为五个模块来设计，即分频模块计数模块，锁存模块，预测控制信号发生器，显示模块。

分频模块为计数模块提供秒的阀门时间。

计数模块是整个程序的核心，它完成在秒的时间里对被测信号计数的功能，并通过选择输出数据实现自动换挡的功能。

锁存模块在信号的下降沿到来时将信号，锁存。

显示模块对应于数码管片选信号，将相应的数据送出，其中档位也通过数码管显示。

第三章设计原理设计原理众所周知，频率信号易于传输，抗干扰性强，可以获得较好的测量精度。

因此，频率检测是电子测量领域最基本的测量之。

频率计的基本原理是用个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。

通常情况下计算每秒内待测信号的脉冲个数，即闸门时间为。

闸门时间可以根据需要取值，大于或小于都可以。

闸门时间越长，得到的频率值就越准确，但闸门时间越长，则每测次频率的间隔就越长。

闸门时间越短，测得的频率值刷新就越快，但测得的频率精度就受影响。

般取作为闸门时间。

数字频率计的关键组成部分包括测频控制信号发生器计数器锁存器译码驱动电路和显示电路，其原理框图如图所示。

图数字频率计原理图介绍Ⅱ开发工具是公司推出的种工具，具有灵活高效使用便捷和易学易用等特点。

公司在推出各种的同时，也在不断地升级相应的开发工具软件，已从早起的第代第二代发展到第三代Ⅱ和第四代。

使用Ⅱ软件，设计者无需精通器件内部的复杂结构，只需用业已熟悉的设计输入工具，如硬件描述语言原理图等进行输入即可，Ⅱ就会自动将设计转换成目标文件下载到器件中去。

Ⅱ开发系统具有以下特点。

多平台。

Ⅱ软件可以在基于机的操作系统如下运行，也可以在等工作站上运行。

开放的界面。

Ⅱ提供了与其他设计输入综合和校验工具的接口，借口符合等标准。

目前Ⅱ所支持的主流第三方工具主要有湖南工程职业技术学院毕业论文题目数字频率计设计专业班级设计人学号指导老师设计时间年月日摘要功能原理该频率计可以测量信号频率，并在六位数码管上显示该系统包括标准时钟发生器，控制器，计数器，锁存器，扫描电路及译码电路六个模块构成当系统正常工作时，标准时钟发生器提供的的输入信号，经过控制模块进行信号的变换，产生计数信号，被测信号送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定显示数据，译码电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。

在数码显示管上可以看到计数结果为控制模块。

的计数使能信号能产生个宽的周期信号，并对频率计的每计数器的使能端进行同步控制当高电平时允许计数低电平时停止计数。

为锁存器。

在信号的上升沿时，立即对模块的输入口的数据锁存到的内部，并由输出端输出，然后，七段译码器可以译码输出。

在这里使用了锁存器，好处是可以稳定显示数据，不会由于周期性的清零信号而不断闪烁。

为十进制计数器。

有时钟使能输入端，用于锁定计数值。

当高电平时允许计数，低电平时禁止计数。

图中将个十进制计数器级联起来实现位十进制计数功能。

为七段译码显示驱动电路，可以将频率计数的结果译成能在数码管上显示相对应的阿拉伯数字，便于读取测量的结果。

为了实现系统功能，测频控制信号发生器计数器锁存器存在个工作时序的问题，设计时需要综合考虑。

图给出了系统的工作时序。