1、结了所有的内核接口。表内核端口定义表名称类型宽度说明输入发送控制信号输入发送数据总线输出发送完成信号输出新数据接收信号输出接收数据总线输出接收信号输入信号监测器的指示信号输出信号监测器复位信号输出总线选择信号，选择奇偶校验的输入信号输入奇偶校验结果输出计数器时钟选择信号输出子模块复位信号输出子模块使能信号输入计数器计数到阙值的提示信号输出数据加载时所加载数据的串行信号，由内核产生，和系统时钟同步输出移位寄存器输入数据选择信号输入移位寄存器数据输出移位寄存器时钟选择信号除了上述得端口，内核模块的声明中还需要个类属参数，分别是，分别表。数器复位，并且通过选择信号使得移位寄存器的输入为内核产的串行数据序列，使得移位寄存器和计数器的工作时钟为系统时钟。进入加载状态后，内核会将完整的待发送序列加载到移位寄存器的数据输入端，发送的序列是和系统的时钟同步的，移位寄存器则在系统时钟的驱动下不断读入输入端数据并保存在内部的寄存器内。在移位寄存器加载数据的同时，计数器也在时钟的驱动下进行计数，由于多是工作在系统时钟下，所以所有数据加载时，计数器也达到了计数的上阙即串行数据的总量，它会产生个提示信号使得内核进入发送状态。内核进入发送状态的同时会改变几个选择信号，比如将移位寄存器时。
2、的作用是借用个时钟周期复位信号监测器，准备接收下次数据传输。数据加载和发送过程数据加载和发送的过程都是为了发送数据而设定的，所以将他们放在起进行介绍。可以用个状态实现上述的过程，即空闲加载发送和发送完成，其中的空闲状态就是内核复位后的空闲状态，和上面介绍的数据接收过程空闲状态致。数据加载和发送过程的状态转换如图所示。基于的设计图内核数据接收状态转换图图内核数据加载和发送状态转换图数据加载过程在数据发送过程之前。内核复位后进入空闲状态，当监测到发送控制信号有效时，便会加入加载状态开始数据加载。在进入加载状态的同时，内核会将移位寄存器。信号，内核监测到此信号就会进入接收状态。在内核由空闲状态转为接收状态过程中，需要进行系列的接收预备操作，包括将子模块复位选择移位寄存器穿行输入数据选择移位寄存器时钟等。进入接收状态后，波特率发生器开始工作，其输出波特率时钟驱动移位寄存器同步的存储接收端口的数据，并且其提示信号驱动计数器进行计数。当所以数据接收完成，计数器也达到了其计数的上阙，它会给内核发送个信号，使得内核进入接收完成的状态。内核进入接收完成状态的同时，会检查奇偶校验的结果，同时使得子模块使能信号无效以停止各个子模块。内核的接收完成状态仅仅保持个时钟周期，设置这个状。
3、个过程来实现的，过程的触发信号数据发送总线和奇偶校验输入信号，代码如下。此过程的功能出了村出奇偶校验结果外，还包括存储起始位的功能。生成串行加载序列,存储起始位第二个步骤是将寄存器序列中的数据发送到端口上，发送的时序应该和系统的时钟同步。此步骤也是利用个过程实现的，代码如下。其中是加载串行序列的索引，内核在加载过程中，每经过个时钟就会将增加。串行输入选择,复位将里面的数据送到端口上基于的设计复位处理内核模块是由信号复位的，此信号为低即表示复位有效。复位的处理是在个内核的主过程中实现的，代码如下主过程,信号监测器复位信号状态机当信号。结了所有的内核接口。表内核端口定义表名称类型宽度说明输入发送控制信号输入发送数据总线输出发送完成信号输出新数据接收信号输出接收数据总线输出接收信号输入信号监测器的指示信号输出信号监测器复位信号输出总线选择信号，选择奇偶校验的输入信号输入奇偶校验结果输出计数器时钟选择信号输出子模块复位信号输出子模块使能信号输入计数器计数到阙值的提示信号输出数据加载时所加载数据的串行信号，由内核产生，和系统时钟同步输出移位寄存器输入数据选择信号输入移位寄存器数据输出移位寄存器时钟选择信号除了上述得端口，内核模块的声明中还需要个类属参数，分别是，分别表。
4、器之间有两个接口，第个是监测到数据传输的提示信号接口，另个是用于复位信号监测器的信号。图所示是内核与信号监测器连接示意图。图内核与信号监测器连接示意图内核与信号监测器得端口定义如表所示。表内核与信号监测器得端口定义表名称类型宽度说明输入信号监测器的指示信号基于的设计输出信号监测器复位信号串行发送端口移位寄存器在进行移位的时候，会将最高位输出，但是只有在发送数据的时候才需要将移位寄存器的数据串行输出，所以移位寄存器的输出端不能直接的连接到串行发送端上，它们之间需要添加个二选的选择器，如图所示。图串行发送端接口连接示意图图中的二选的输。的作用是借用个时钟周期复位信号监测器，准备接收下次数据传输。数据加载和发送过程数据加载和发送的过程都是为了发送数据而设定的，所以将他们放在起进行介绍。可以用个状态实现上述的过程，即空闲加载发送和发送完成，其中的空闲状态就是内核复位后的空闲状态，和上面介绍的数据接收过程空闲状态致。数据加载和发送过程的状态转换如图所示。基于的设计图内核数据接收状态转换图图内核数据加载和发送状态转换图数据加载过程在数据发送过程之前。内核复位后进入空闲状态，当监测到发送控制信号有效时，便会加入加载状态开始数据加载。在进入加载状态的同时，内核会将移位寄存器。
5、设为波基于的设计特率时钟，将计数器时钟设为波特率的提示信号，最重要的是将输出信号送到的发送端口上。发送的过程和接收类似，移位寄存器在波特率时钟的驱动下内部寄存器的数据串行的发送出去，同时计数器在波特率发生器的提示信号驱动下进行计数。内核在计数起到达计数器上阙后便进入发送完成模式，并且输出发送完成信号。内核模块的实现由于内核控制着所有的处理过程，并且还要跟大部分模块进行通信，所以它的实现代码比较复杂。为了能够便于理解，下面将分部分对其进行说明。实体声明上面的内容介绍了内核模块和其他模块之间的接口，需要将所有的接口都包括进去。表所示总。入信号分别是最高电平即逻辑和移位寄存器输出，选择信号连接到内核的个端口，输出连接到串行发送端口上。这样，内核就可以通过信号选择向发送的数据，在发送过程中将移位寄存器输出送到上，在其他的过程中则将高电平送到上。内核模块的状态机设计内核模块的功能是控制数据接收数据加载和数据发送的过程，这可以用状态机来实现。下面就按接收和发送的过程来介绍内核模块状态机的实现。数据接收过程数据接收过程的流程图如图所示，可以定义个状态空闲接收和接收完成，其状态变换图如图所示。内核模块在复位后进入空闲状态。如果信号监测器监测到数据到数据传输，会给内核发送个提。
6、数器复位，并且通过选择信号使得移位寄存器的输入为内核产的串行数据序列，使得移位寄存器和计数器的工作时钟为系统时钟。进入加载状态后，内核会将完整的待发送序列加载到移位寄存器的数据输入端，发送的序列是和系统的时钟同步的，移位寄存器则在系统时钟的驱动下不断读入输入端数据并保存在内部的寄存器内。在移位寄存器加载数据的同时，计数器也在时钟的驱动下进行计数，由于多是工作在系统时钟下，所以所有数据加载时，计数器也达到了计数的上阙即串行数据的总量，它会产生个提示信号使得内核进入发送状态。内核进入发送状态的同时会改变几个选择信号，比如将移位寄存器时。数据位个数总数据个数奇偶校验规则。内核的实体声明代码如下基于的设计和信号监测器的接口信号复位使能子模块的信号和移位寄存器的接口信号计数器时钟选择信号和计数器计数到达上阈的指示信号和奇偶校验器的接口信号输出选择信号提供给的接口信号内部信号定义在内核模块内部需要定义个信号，如下基于的设计其中信号是状态机状态信号，表示待发送串行序列的缓冲寄存器是发送序列的索引信号，在生成加载的串行发送序列时候需要使用。串行加载序列的生成方法串行加载序列的生成有两个步骤，第个步骤是将起始位数据位奇偶校验位的结果等存储到待发送串行序列的缓存寄存器内。这是通。
7、入信号分别是最高电平即逻辑和移位寄存器输出，选择信号连接到内核的个端口，输出连接到串行发送端口上。这样，内核就可以通过信号选择向发送的数据，在发送过程中将移位寄存器输出送到上，在其他的过程中则将高电平送到上。内核模块的状态机设计内核模块的功能是控制数据接收数据加载和数据发送的过程，这可以用状态机来实现。下面就按接收和发送的过程来介绍内核模块状态机的实现。数据接收过程数据接收过程的流程图如图所示，可以定义个状态空闲接收和接收完成，其状态变换图如图所示。内核模块在复位后进入空闲状态。如果信号监测器监测到数据到数据传输，会给内核发送个提。测器监测到数据时，变为基于的设计复位子模块如果信号为，表示数据加载完成复位子模块子模块使能信号无效选择移位寄存器串行输入为串行加载序列基于的设计基于的设计子模块使能信号无效如果变为，表示接收完成进行奇偶校验恢复到空闲状态顶层模块的实现上述介绍了各个模块的基本原理和实现方法，要实现好需要将所有的模块连接起来的，即需要编写个顶层模块。顶层模块实现所有的和外部器件之间基于的设计的通信接口，端口定义如表所示。表顶层模块的端口定义表名称类型宽度说明输入时钟信号输入复位信号输入发送控制信号输入上所述可知，数据接收的过程也完全正确。基于的设计图。
8、信号，内核监测到此信号就会进入接收状态。在内核由空闲状态转为接收状态过程中，需要进行系列的接收预备操作，包括将子模块复位选择移位寄存器穿行输入数据选择移位寄存器时钟等。进入接收状态后，波特率发生器开始工作，其输出波特率时钟驱动移位寄存器同步的存储接收端口的数据，并且其提示信号驱动计数器进行计数。当所以数据接收完成，计数器也达到了其计数的上阙，它会给内核发送个信号，使得内核进入接收完成的状态。内核进入接收完成状态的同时，会检查奇偶校验的结果，同时使得子模块使能信号无效以停止各个子模块。内核的接收完成状态仅仅保持个时钟周期，设置这个状。器之间有两个接口，第个是监测到数据传输的提示信号接口，另个是用于复位信号监测器的信号。图所示是内核与信号监测器连接示意图。图内核与信号监测器连接示意图内核与信号监测器得端口定义如表所示。表内核与信号监测器得端口定义表名称类型宽度说明输入信号监测器的指示信号基于的设计输出信号监测器复位信号串行发送端口移位寄存器在进行移位的时候，会将最高位输出，但是只有在发送数据的时候才需要将移位寄存器的数据串行输出，所以移位寄存器的输出端不能直接的连接到串行发送端上，它们之间需要添加个二选的选择器，如图所示。图串行发送端接口连接示意图图中的二选的输。
9、数据位个数总数据个数奇偶校验规则。内核的实体声明代码如下基于的设计和信号监测器的接口信号复位使能子模块的信号和移位寄存器的接口信号计数器时钟选择信号和计数器计数到达上阈的指示信号和奇偶校验器的接口信号输出选择信号提供给的接口信号内部信号定义在内核模块内部需要定义个信号，如下基于的设计其中信号是状态机状态信号，表示待发送串行序列的缓冲寄存器是发送序列的索引信号，在生成加载的串行发送序列时候需要使用。串行加载序列的生成方法串行加载序列的生成有两个步骤，第个步骤是将起始位数据位奇偶校验位的结果等存储到待发送串行序列的缓存寄存器内。这是通 。设为波基于的设计特率时钟，将计数器时钟设为波特率的提示信号，最重要的是将输出信号送到的发送端口上。发送的过程和接收类似，移位寄存器在波特率时钟的驱动下内部寄存器的数据串行的发送出去，同时计数器在波特率发生器的提示信号驱动下进行计数。内核在计数起到达计数器上阙后便进入发送完成模式，并且输出发送完成信号。内核模块的实现由于内核控制着所有的处理过程，并且还要跟大部分模块进行通信，所以它的实现代码比较复杂。为了能够便于理解，下面将分部分对其进行说明。实体声明上面的内容介绍了内核模块和其他模块之间的接口，需要将所有的接口都包括进去。表所示总。
10、测器监测到数据时，变为基于的设计复位子模块如果信号为，表示数据加载完成复位子模块子模块使能信号无效选择移位寄存器串行输入为串行加载序列基于的设计基于的设计子模块使能信号无效如果变为，表示接收完成进行奇偶校验恢复到空闲状态顶层模块的实现上述介绍了各个模块的基本原理和实现方法，要实现好需要将所有的模块连接起来的，即需要编写个顶层模块。顶层模块实现所有的和外部器件之间基于的设计的通信接口，端口定义如表所示。表顶层模块的端口定义表名称类型宽度说明输入时钟信号输入复位信号输入发送控制信号输入上所述可知，数据接收的过程也完全正确。基于的设计图。个过程来实现的，过程的触发信号数据发送总线和奇偶校验输入信号，代码如下。此过程的功能出了村出奇偶校验结果外，还包括存储起始位的功能。生成串行加载序列,存储起始位第二个步骤是将寄存器序列中的数据发送到端口上，发送的时序应该和系统的时钟同步。此步骤也是利用个过程实现的，代码如下。其中是加载串行序列的索引，内核在加载过程中，每经过个时钟就会将增加。串行输入选择,复位将里面的数据送到端口上基于的设计复位处理内核模块是由信号复位的，此信号为低即表示复位有效。复位的处理是在个内核的主过程中实现的，代码如下主过程,信号监测器复位信号状态机当信号。
参考资料：
1、该文档不包含其他附件(如表格、图纸)，本站只保证下载后内容跟在线阅读一样，不确保内容完整性，请务必认真阅读。
2、有的文档阅读时显示本站（www.woc88.com）水印的，下载后是没有本站水印的（仅在线阅读显示），请放心下载。
3、除PDF格式下载后需转换成word才能编辑，其他下载后均可以随意编辑、修改、打印。
4、有的标题标有”最新”、多篇，实质内容并不相符，下载内容以在线阅读为准，请认真阅读全文再下载。
5、该文档为会员上传，下载所得收益全部归上传者所有，若您对文档版权有异议，可联系客服认领，既往收入全部归您。
基于VHDL的UART设计毕业设计论文
