帮帮文库

doc 【毕业设计】基于FPGA的嵌入式系统设计 ㊣ 精品文档 值得下载

🔯 格式:DOC | ❒ 页数:51 页 | ⭐收藏:0人 | ✔ 可以修改 | @ 版权投诉 | ❤️ 我的浏览 | 上传时间:2022-06-24 20:09

《【毕业设计】基于FPGA的嵌入式系统设计》修改意见稿

1、以下这些语句存在若干问题,包括语法错误、标点使用不当、语句不通畅及信息不完整——“.....即使在设计完成以后用户通常也不能对程序功能进行修改,必须有套开发工具和环境才能进行开发。开发工具和环境般基于通用计算机的软硬件设备逻辑分析仪和示波器等。在嵌入式系统的软件开发过程中,采用语言将是最佳的选择。由于汇编语言是非结构化的语言,不能胜任大型的结构化程序设计,必须采用更高级的语言进行设计。片上系统和可编程片上系统随着半导体技术的不断发展,片上系统,成为嵌入式应用领域的热门方向之。最大的特点是成功实现了软硬件的无缝结合,直接在处理器芯片内嵌入操作系统的代码模块。此外,有极高的综合性,在个芯片内部运用等硬件描述语言可以实现复杂的系统。用户使用,不需要再像传统的系统设计样绘制庞大复杂的电路板,而只需要使用相应的开发工具,将处理器存储器和接口逻辑集成在起,并开发相应的软件,编译仿真之后就可以直接交付芯片厂商进行生产。通常是专用集成电路,所以不为用户所熟知,而且其开发周期长,生产成本高,产品不能进行修改。随着可编程逻辑器件......”

2、以下这些语句存在多处问题,具体涉及到语法误用、标点符号运用不当、句子表达不流畅以及信息表述不全面——“.....区显示下载数据的百分比。当设计成功下载到串行配置器件时,由于我们选择了在中连编文件,所以下载到上的程序会立即开始工作。如果我们观察到在开发板重新上电以后板上的发光二极管每组四个交替闪亮,那么串行配置器件可用而且工作正常。开发板调试完毕以后就可以利用嵌入式开发板来完成自己的设计,下章将介绍与主开发板二〇〇六年六月九日星期五相配套的块底板,利用它可以完成转换转换显示键盘读值等功能。二〇〇六年六月九日星期五第章利用嵌入式系统开发板完成的设计理论分析直接数字频率合成器,简称是从相位概念出发直接合成所需波形的种频率合成技术。个直接数字频率合成器由相位累加器加法器波形存储转换器和低通滤波器构成。的原理框图如图所示图原理框图其中为频率控制字为相位控制字为波形控制字为参考时钟频率为相位累加器的字长,为数据位及转换器的字长。相位累加器在时钟的控制下以步长作累加,输出的为二进制码与相位控制字波形控制字相加后作为波形的地址......”

3、以下这些语句在语言表达上出现了多方面的问题,包括语法错误、标点符号使用不规范、句子结构不够流畅,以及内容阐述不够详尽和全面——“.....需要注意的是,频率合成器对转换器的分辨率有定的要求,转换器的分辨率越高,合成的正弦波台阶数就越多,输出的波形的精度也就越高。低通滤波器对输出的阶梯波还有许多高频分量,所以要加低通滤波器对其进行滤波平滑。利用开发板实现的优点利用嵌入式开发板完成的设计,与利用单片机控制完成设计相比,其主要有以下优点数字部分全部可以在中完成,利用Ⅱ生成相位累加器加法器乘法器和波形存储简单易行,稳定可靠利用生成软核,控制迅速,工作速度高,编程方便,有利于提高输出频率,方便人机交互。因为嵌入式开发板上时钟频率为,利用Ⅱ内的锁相环倍频模块,可以产生的时钟信号,因此不仅开发板本身的工作频率非常高,利用它可以非常容易的产生高速的地址,迅速的二〇〇六年六月九日星期五从波形存储中读取数据,而且它还可以提供高速时钟,供高速使用。嵌入式开发板工作稳定可靠,累加器和都占用片上资源,因此保证输出波形数据稳定正确。若要增加相位步进量,可以增加采样点,利用片外扩展存储......”

4、以下这些语句该文档存在较明显的语言表达瑕疵,包括语法错误、标点符号使用不规范,句子结构不够顺畅,以及信息传达不充分,需要综合性的修订与完善——“.....以计算机技术为基础,硬件和软件可裁剪,适应应用系统对功能可靠性成本体积和功耗等严格要求的专用计算机系统。可以从以下几个方面来理解嵌入式系统的含义嵌入式系统面向用户面向产品和面向应用,必须与具体应用相结合才会具有生命力,才更具有优势。嵌入式系统与应用紧密结合,具有很强的专用性。嵌入式系统将先进的半导体技术计算机技术和电子技术以及各个行业的具体应用相结合,是个技术密集资金密集和不断创新的知识集成系统。嵌入式系统必须根据应用需求对硬件和软件进行裁剪,以满足应用系统的功能可靠性成本体积和功耗等要求。比较好的发展模式是首先建立相对通用的硬件和软件基础,然后开发出适应各种需要的嵌入式系统。同时还应该看到,嵌入式系统是个外延极广的概念。凡是与产品结合在起的具有嵌入式特点的系统都可以称为嵌入式系统。般而言,嵌入式系统和通用计算机系统类似,由处理器存储器输入输出接口和设备以及软件等部分组成......”

5、以下这些语句存在多种问题,包括语法错误、不规范的标点符号使用、句子结构不够清晰流畅,以及信息传达不够完整详尽——“.....令相位加法器的字长为,当相位控制字由跃变到时,波形存储器的输入为相位累加器的输出与相位控制字之和,因而其输出的幅度编码相位会增加,从而使最后输出的信号产生相移。控制波形的加法器通过改变波形控制字可以控制输出信号的波形。由于波形存储器中的不同波形是分块存储的,所以当波形控制字改变时,波形存储器的输入为改变相位后的地址与波形控制字波形地址之和,从而使最后输出的信号产生相移。波形存储器用相位累加输出的数据作为波形存储器的取样地址,进行波形的相位幅值转换,即可在给定的时间上确定输出的波形的抽样幅值。位的寻址相当于把的正弦信号离散成具有个样值的序列,若波形有位数据位,则个样值的幅值以位二进制数值固化在中,按照地址的不同可以输出相应相位的正弦信号的幅值。相位幅度变换原理图如下图所示图相位幅度变换原理图转换器转换器的作用是把合成的正弦波数字量转换成模拟量......”

6、以下这些语句存在多方面的问题亟需改进,具体而言:标点符号运用不当,句子结构条理性不足导致流畅度欠佳,存在语法误用情况,且在内容表述上缺乏完整性。——“.....波形输出位的幅度码经转换器变成阶梯波,在经过低通滤波器平滑后就可以得到合成的信号波形。合成的信号波形形状取决于波形中存储的幅度码,因此用可以产生任意波形。这里我们用实现正弦波的合成作为说明介绍。频率预置与调节电路被称为频率控制字,也叫相位增量。的方程为,为输出频率,为时钟频率。当时,输出最低频率也即频率分辨率为,而的最大输出频率由采样定理决定,即,也就是说的最大值为。因此,只要足够大,可以得到很细的频率间隔。要改变的输出频率,只要改变频率控制字即可。累加器图累加器框图二〇〇六年六月九日星期五相位累加器由位加法器与位寄存器级联构成。每来个时钟脉冲,加法器将频率控制字与寄存器输出的累加相位数据相加,再把相加后的结果送至寄存器的数据输入端,以使加法器在下个时钟作用下继续与频率控制字进行相加。这样,相位累加器在时钟的作用下,进行相位雷加。当相位累加器累加满时就会产生次溢出,完成个周期性的动作......”

7、以下这些语句存在标点错误、句法不清、语法失误和内容缺失等问题,需改进——“.....具有以下几个重要特征。系统简练。由于嵌入式系统般应用于小型电子装置,系统资源相对有限,所以系统内核与传统的系统相比要小得多。嵌入式系统般没有系统软件和应用软件的明显区分,不要求功能的设计和实现过于复杂,这既有利于控制系统成本,同时也有利于保障系统安全。专用性强。嵌入式系统的个性化很强,软件和硬件的结合非常紧密,般要针对硬件进行软件的设计,即使在同品牌同系列的产品中也需要根据硬件的变化和增减对软件不断进行修改。同时针对不同的任务,往往需要对系统进行较大更改,程序的编译下载也要同系统相结合。实时操作系统支持。嵌入式系统的应用程序可以不需要操作系统的支持直接运行,但为了合理地调度多任务,充分利用系统资源,用户必须自行选配实时操作系统,开发平台,这样才能保证程序执行的实时性和可靠性,减少开发时间,保障软件质量。二〇〇六年六月九日星期五专门开发工具支持......”

8、以下文段存在较多缺陷,具体而言:语法误用情况较多,标点符号使用不规范,影响文本断句理解;句子结构与表达缺乏流畅性,阅读体验受影响——“.....并且能够代替固定编码的状态机地片选信号通过根跳线与相连。在系统上电以前,断开跳线,系统上电以后将跳线连接上,然后通过接口向中下载嵌入式软核,最后通过监控编译程序,产生文件,将文件转化成文件,再利用命令将程序写入到中。调试的调试可以通过向中下载个简单的最小系统,系统中里放入我们连编的程序,然后观察下载完成以后重新上电,程序是否正常执行来进行。具体步骤如下。参照节内容,首先建立个最小系统,系统片内即中选择连编模式指向我们的连编目标文件,然后生成。将口连接到的端口,进行编译。将Ⅱ电缆插入到下载接口,再给开发板上电。单击工具菜单选择编程,编程窗口打开空白链接描述文件。在编程窗口的方式列表中选择。二〇〇六年六月九日星期五图选择单击添加文件按钮,出现选择编程文件对话框,在选择编程文件对话框中选择自己的文件,单击按钮,文件显示在编程窗口。在编程窗口中打开编程配置选项,如下图所示......”

9、以下这些语句存在多方面瑕疵,具体表现在:语法结构错误频现,标点符号运用失当,句子表达欠流畅,以及信息阐述不够周全,影响了整体的可读性和准确性——“.....可编程片上系统,越来越多地受到人们的关注。是在上实现,的可编程性使的设计和实现非常方便。用户可以灵活地进行系统硬件和软件设计,还可以在现场进行系统修改。性能的不断提高,也使的性能越来越高。是的大型生产商,生产的有,复杂可编程逻辑器件和,现场可编程门阵列两大系列。和的结构有所不同,但功能差别不大,作为新产品的要比早期的性能强大。的嵌入式处理器解决方案有两种嵌入硬核的器件和用于的可配置嵌入式处理器软核。嵌入式处理器嵌入式处理器特性嵌入式处理器是用户可配置的通用嵌入式处理器,它是个非常灵活和强大的处理器。处理器的易用和灵活已经使它成为世界上最流行的嵌入式处理器。嵌入式设计者利用系统开发工具能够很容易地创建自己的处理器系统。可用于集成个或多个可配置的带有许多标准外围设备的,并利用自动形成的交换结构总线将这些系统连接在起。可配置是处理器系统的核心,它能够被灵活配置而适用于各种各样的应用。例如个位,在片内中运行个小程序......”

下一篇
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
1 页 / 共 51
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
2 页 / 共 51
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
3 页 / 共 51
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
4 页 / 共 51
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
5 页 / 共 51
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
6 页 / 共 51
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
7 页 / 共 51
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
8 页 / 共 51
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
9 页 / 共 51
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
10 页 / 共 51
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
11 页 / 共 51
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
12 页 / 共 51
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
13 页 / 共 51
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
14 页 / 共 51
【毕业设计】基于FPGA的嵌入式系统设计
【毕业设计】基于FPGA的嵌入式系统设计
15 页 / 共 51
温馨提示

1、该文档不包含其他附件(如表格、图纸),本站只保证下载后内容跟在线阅读一样,不确保内容完整性,请务必认真阅读。

2、有的文档阅读时显示本站(www.woc88.com)水印的,下载后是没有本站水印的(仅在线阅读显示),请放心下载。

3、除PDF格式下载后需转换成word才能编辑,其他下载后均可以随意编辑、修改、打印。

4、有的标题标有”最新”、多篇,实质内容并不相符,下载内容以在线阅读为准,请认真阅读全文再下载。

5、该文档为会员上传,下载所得收益全部归上传者所有,若您对文档版权有异议,可联系客服认领,既往收入全部归您。

  • 文档助手,定制查找
    精品 全部 DOC PPT RAR
换一批