I2C总线协议简介（外文翻译） ㊣ 精品文档 值得下载

，，，总线协议简介总线规范总线的特征•只要求两条总线线路条串行数据线条串行时钟线。

•每个连接到总线的器件都可以通过唯的地址和直存在的简单的主机从机关系软件设定地址主机可以作为主机发送器或主机接收器。

•它是个真正的多主机总线如果两个或更多主机同时初始化数据传输可以通过冲突检测和仲裁防止数据被破坏。

•串行的位双向数据传输位速率在标准模式下可达快速模式下可达高速模式下可达。

•片上的滤波器可以滤去总线数据线上的毛刺波保证数据完整。

•连接到相同总线的器件数量只受到总线的最大电容限制。

介绍总线规范对于面向位的数字控制应用譬如那些要求用微控制器的要建立些设计标准•个完整的系统通常由至少个微控制器和其他外围器件例如存储器和扩展器组成。

•系统中不同器件的连接成本必须最小。

•执行控制功能的系统不要求高速的数据传输。

•总的效益由选择的器件和互连总线结构的种类决定。

产生个满足这些标准的系统需要个串行的总线结构，尽管串行总线没有并行总线的数据吞吐能力，但它们只要很少的配线和连接管脚。

然而总线不仅仅是互连的线，还包含系统通讯的所有格式和过程。

串行总线的器件间通讯必须有种形式的协议避免所有混乱数据丢失和妨碍信息的可能性。

快速器件必须可以和慢速器件通讯。

系统必须不能基于所连接的器件，否则不可能进行修改或改进应当设计个过程决定哪些器件何时可以控制总线。

而且，如果有不同时钟速度的器件连接到总线必须定义总线的时钟源。

所有这些标准都在总线的规范中。

总线的概念总线支持任何生产过程双极性两线串行数据和串行时钟线在连接到总线的器件间传递信息。

每个器件都有个唯的地址识别无论是微控制器驱动器存储器或键盘接口，而且都可以作为个发送器或接收器由器件的功能决定。

很明显，驱动器只是个接收器，而存储器则既可以接收又可以发送数据。

除了发送器和接收器外器件在执行数据传输时也可以被看作是主机或从机。

主机是初始化总线的数据传输并产生允许传输的时钟信号的器件。

此时，任何被寻址的器件都被认为是从机。

总线是个多主机的总线。

这就是说，可以连接多于个能控制总线的器件到总线。

由于主机通常是微控制器，让我们考虑以下数据在两个连接到总线的微控制器之间传输的情况。

这突出了总线的主机从机和接收器发送器的关系。

应当注意的是这些关系不是持久的，只由当时数据传输的方向决定。

•微控制器终止传输，甚至在这差别，如果关断数据输出，这就意味着总线连接了个高输出电平。

这不会影响由赢得仲裁的主机初始化的数据传输。

由于总线的控制只由地址或主机码以及竞争主机发送的数据决定，没有中央主机，总线也没有任何定制的优先权。

必须特别注意的是在串行传输时，当重复起始条件或停止条件发送到总线的时候，仲裁过程仍在进行。

如果可能产生这样的情况，有关的主机必须在帧格式相同位置发送这个重复起始条件或停止条件。

也就是说，仲裁在不能下面情况之间进行。

•重复起始条件和数据位•停止条件和数据位•重复起始条件和停止条件，从机不被卷入仲裁过程。

位的地址格式在起始条件后，发送了个从机地址。

这个地址共有位，紧接着的第位是数据方向位表示发送写，表示请求数据读。

数据传输般由主机产生的停止位终止。

但是，如果主机仍希望在总线上通讯，它可以产生重复起始条件和寻址另个从机，而不是首先产生个停止条件。

在这种传输中，可能有不同的读写格式结合。

可能的数据传输格式有•主机发送器发送到从机接收器传输的方向不会改变。

•在第个字节后，主机立即读从机。

在第次响应时，主机发送器变成主机接收器，从机接收器变成从机发送器。

第次响应仍由从机产生。

之前发送了个不响应信号的主机产生停止条件。

•传输改变方向的时侯，起始条件和从机地址都会被重复。

但位取反。

如果主机接收器发送个重复起始条件，它之前应该发送了个不响应信号。

注意复合格式可以用于例如控制个串行存储器。

在第个数据字节期间，要写内部存储器的位置。

在重复起始条件和从机地址后，数据可被传输。

自动增加或减少之前访问的存储器位置等所有决定都由器件的设计者决定。

每个字节都跟着个响应位在序列中用或模块表示。

兼容总线的器件在接收到起始或重复起始条件时必须复位它们的总线逻辑，甚至在这些起始条件没有根据正确的格式放置，它们也都期望发送从机地址。

起始条件后面立即跟着个停止条件报文为空是个不合法的格式。

种情况下主机微控制器也产生定时而且终止传输。

连接多于个微控制器到总线的可能性意味着超过个主机可以同时尝试初始化传输数据。

为了避免由此产生混乱，发展出个仲裁过程，它依靠线与连接所有总线接口到总线。

如果两个或多个主机尝试发送信息到总线，在其他主机都产生的情况下首先产生个的主机将丢失仲裁。

仲裁时的时钟信号是用线与连接到线的主机产生的时钟的同步结合。

在总线上产生时钟信号通常是主机器件的责任当在总线上传输数据时，每个主机产生自己的时钟信号。

主机发出的总线时钟信号只有在以下的情况才能被改变慢速的从机器件控制时钟线并延长时钟信号，或者在发生仲裁时被另个主机改变。

总体特征和都是双向线路，都通过个电流源或上拉电阻连接到正的电源电压。

当总线空闲时，这两条线路都是高电平，连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的功能。

总线上数据的传输速率在标准模式下可达，在快速模式下可达，在高速模式下可达。

连接到总线的接口数量只由总线电容是的限制决定。

位传输由于连接到总线的器件有不同种类的工艺双极性，逻辑低和高的电平不是固定的，它由的相关电平决定。

每传输个数据位就产生个时钟脉冲。

传输数据字节格式发送到线上的每个字节必须为位，每次传输可以发送的字节数量不受限制，每个字节后必须跟个响应位。

首先传输的是数据的最高位，如果从机要完成些其他功能后例如个内部中断服务程序才能接收或发送下个完整的数据字节，可以使时钟线保持低电平，迫使主机进入等待状态。

当从机准备好接收下个数据字节并释放时钟线后，数据传输继续。

在些情况下，可以用与总线格式不样的格式例如兼容的器件。

甚至在传输个字节时，用这样的地址起始的报文可以通过产生停止条件来终止。

此时不会产生响应。

仲裁和时钟发生同步所有主机在线上产生它们自己的时钟来传输总线上的报文数据，只在时钟的高电平周期有效。

因此需要个确定的时钟进行逐位仲裁。

时钟同步通过线与连接接口到线来执行。

这就是说线的高到低切换会使器件开始数它们的低电平周期，而且旦器件的时钟变低电平，它会使线保持这种状态直到到达时钟的高电平。

但是，如果另个时钟仍处于低电平周期，这个时钟的低到高切换不会改变线的状态。

因此，线被有最长低电平周期的器件保持低电平。

此时，低电平周期短的器件会进入高电平的等待状态。

当所有有关的器件数完了它们的低电平周期后，时钟线被释放并变成高电平。

之后，器件时钟和线的状态没有差别。

而且所有器件会开始数它们的高电平周期。

首先完成高电平周期的器件会再次将线拉低。

这样，产生的同步时钟的低电平周期由低电平时钟周期最长的器件决定，而高电平周期由高电平时钟周期最短的器件决定。

仲裁主机只能在总线空闲的时候启动传输。

两个或多个主机可能在起始条件的最小持续时间内产生个起始条件，结果在总线上产生个规定的起始条件。

当线是高电平时，仲裁在线发生这样，在其他主机发送低电平时，发送高电平的主机将断开它的数据输出级，因为总线上的电平与它自己的电平不相同。

仲裁可以持续多位。

它的第个阶段是比较地址位。

如果每个主机都尝试寻址相同的器件，仲裁会继续比较数据位如果是主机发送器，或者比较响应位如果是主机接收器。

因为总线的地址和数据信息由赢得仲裁的主机决定，在仲裁过程中不会丢失信息。

丢失仲裁的主机可以产生时钟脉冲直到丢失仲裁的该字节末尾。

由于模式的主机有个唯的位主机码，因此般在第个字节就可以结束仲裁。

如果主机也结合了从机功能，而且在寻址阶段丢失仲裁，它很可能就是赢得仲裁的主机在寻址的器件，因此，丢失仲裁的主机必须立即切换到它的从机模式。

当然，可能包含更多的内容由连接到总线的主机数量决定。

此时，产生的主机的内部数据电平与线的实际电平有，，，