1、“.....即直为高电平的时候，计数器记录标准时基信号通过闸门的重复周期个数。计数器累计的结果可以换算出被测信号的周期，用时间来表示式中为被测信号的周期为计数器脉冲计数值为时钟信号周期。根据，可以知道被测信号的周期为，在电路中我们给出被测信号的频率为。那么测量的结果和理论值是样的。以上是对被测信号周期测量的部分。调测过程中电路的输入输出波形图见图，其中的控制计数器计数的原理和测量频率所用的方法样。最后是测量脉宽部分的调测。测量脉冲宽度的原理与测量周期的原理十分相似。所不同的是，它直接用整形后的脉冲信号的宽度作为闸门的导通时间。在闸门导通的时间内，测量时基信号的重复周期，并由式得出脉冲宽度值。如图所示，与图对比下，会发现信号，端信号，锁存信号的脉宽为图中对应的波形脉宽的半。那么最终数码管显示的数字应该是实际的测量值也与理论值非常接近。那么到此......”。

2、“.....到这里，会发现控制电路这个模块在这个课程设计中占的分量。也是整个设计过程的精华所在。把控制电路这部分搞定，那么本次的课程设计也就基本完成了。整体指标测试被测信号频率周期脉宽的测量档位测量范围被测信号频率测量值测量周期测量脉宽第五章设计小结设计任务完成情况通过为期两周的课程设计，完成了本次设计的技术指标，刚开始设计的时候，由于控制电路这部分比较难搞定，所以在连接电路的时候，就会停下来设计控制电路，为了提高效率，在实际的操作中，先连好时基电路，分频电路测试通过后，再把显示电路和计数电路连好，调测符合要求。最后搞定控制电路的连接。最后完成的块电路板，它所实现的功能就是可以测被测信号的频率，周期和脉宽。在调测的过程中发现测量频率时，档位在，最终得到的结果的误差稍微大了点，其他的测量结果非常接近测量值。问题及改进在设计的构成多谐振荡器输出的方波信号，由于电路里面使用的电容元件......”。

3、“.....随着实验室里面温度的变化，输出信号的频率也会发生变化，这是造成误差的个原因，为了在验收的时候提高测量的准确性，所以在测量前要调节电位器，把产生的方波信号接示波器，测量其输出频率，调节电位器，使输出的信号非常接近，这样的话在后面的测量中会减小误差。在调测计数显示电路的时候，在连接元件的时候忘记了将的端接地，导致数码管无法计数，在实验的过程中，连接好电路以后，发现没反应，然后通过示波器个个检测元件的输入和输出信号，看看是不是和理论的样。找出不符合理论的那部分，对照电路图进行检查修改，最后发现有的芯片的使能端没有接地，导致元件的功能没有实现。所以在连接电路的时候要细心，这也是要改进的地方。不然的话就会出现个又个的连接上面的问题。在最终测量频率很低的时候，那么本次电路测量频率的算法就有了定的缺点。例如，当被测信号为时，其周期为......”。

4、“.....当清除端为低电平时，不管时钟端状态如何，即可完成清除功能。的预置是同步的。当置入控制器为低电平时，在上升沿作用下，输出端与数据输入端致。对于，当由低至高跳变或跳变前，如果计数控制端为高电平，则应避免由低至高电平的跳变，而无此种限制。的计数是同步的，靠同时加在四个触发器上而实现的。当均为高电平时，在上升沿作用下同时变化，从而消除了异步计数器中出现的计数尖峰。对于，只有当为高电平时，才允许由高至低电平的跳变，而的跳变与无关。有超前进位功能。当计数溢出时，进位输出端输出个高电平脉冲，其宽度为的高电平部分。在不外加门电路的情况下，可级联成位同步计数器。对于，在出现前，即使发生变化，电路的功能也不受影响......”。

5、“.....如这里用产生的就是时基方波,时基就是时间基准的意思，电子线路中主要用来表示数字电路中的基准时钟。简单锁存器描述输出端的状态不会随输入端的状态变化而变化，只有在有锁存信号时输入的状态被保存到输出，直到下个锁存信号。通常只有和两个值。典型的逻辑电路是触发器。脉宽脉宽是脉冲宽度的缩写，脉冲宽度就是高电平持续的时间，常用来作为采样信号或者晶闸管等元件的触发信号。脉宽由信号的周期和占空比确定，其计算公式是脉宽周期，占空比。占空比是高电平所占周期时间与整个周期时间的比值。时闸门的脉冲仍为显然是不行的。故应该加宽闸门脉冲的宽度假设闸门脉冲宽度加至，则闸门导通期间可计数次，由于计数值是的计数结果，故在显示之间必须将计数值除以加宽闸门信号也会带来些问题计数结果要进行除以的运算，每次测量的时间最少要，时间过长不符合人们的测量习惯，由于闸门期间计数值过少，测量的精度也会下降......”。

6、“.....可以使用另种算法。将被测信号送入被测信号闸门产生电路，该电路输出个脉冲信号，脉宽与被测信号的周期相等。再用闸门产生电路输出的闸门信号控制闸门电路的导通与开断。设置个频率精度较高的周期信号例如作为时基信号，当闸门导通时，时基信号通过闸门到达计数电路计数。由于闸门导通时间与被测信号周期相同，则可根据计数器计数值和时基信号的周期算出被测信号的周期。时基信号周期计数器计数值。再根据频率和周期互为倒数的关系，算出被测信号的频率。这里面就提供个思想。没有通过实践去验证。不可避免，这个算法也有它自己的缺陷。心得体会本次实习让我们体味到设计电路连接电路调测电路过程中的乐苦与甜。设计是我们将来必需的技能，这次实习恰恰给我们提供了个应用自己所学知识的机会，从到图书馆查找资料到对电路的设计对电路的调试再到最后电路的成型，都对我所学的知识进行了检验......”。

7、“.....同时在设计的过程中，遇到了些以前没有见到过的元件，但是通过查找资料来学习这些元件的功能和使用。制作过程是个考验人耐心的过程，不能有丝毫的急躁，马虎，对电路的调试要步步来，不能急躁，因为是在电脑上调试，比较慢，又要求我们有个比较正确的调试方法，像把频率调准等等。这又要我们要灵活处理，在不影响试验的前提下可以加快进度。合理的分配时间。在设计控制电路的时候，我们可以连接译码显示和计数电路，这样就加快了完成的进度。最重要的是要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。附录十进制同步加减计数器简要说明为双加计数器，该器件由两个相同的同步级计数器组成。计数器级为型触发器。具有内部可交换和线，用于在时钟上升沿或下降沿加计数。在单个单元运算中，输入保持高电平，且在上升沿进位。线为高电平时，计数器清零。计数器在脉动模式可级联......”。

8、“.....同时后者的输入保持低电平。管脚图功能表及波形图十进制计数器脉冲分配器简要说明是位计数器，具有个译码输出，输入端。时钟输入端的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，为低电平时，计数器在时钟上升沿计数反之计数功能无效。为高电平时，计数器清零。计数器提供了快速操作，输入译码选通和无毛刺译码输出，防锁选通，保证了正确的计数顺序。译码输出般为低电平，只有在对应时钟周期内保持高电平。管脚图功能表及波形图线七段锁存译码器驱动器简要说明是段所存译码驱动器，在同单片结构上由逻辑器件和双极型晶体管构成。这些器件的组合，使具有低静态耗散和高抗干扰及源电流高达的性能。由此可直接驱动及其它器件。输入端分别检测显示亮度调节存储或选通码等功能。当使用外部多路转换电路时，可多路转换和显示几种不同的信号。节输入放大的增益，时被测信号得以放大......”。

9、“.....被测信号经整形后变为脉冲信号矩形波或者方波，送入闸门电路，等待时基信号的到来。时基信号由定时器构成个较稳定的多谐振荡器，经整形分频后，产生个标准的时基信号，作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。周期测量测量周期的原理框图测量周期的方法与测量频率的方法相反，即将被测信号经整形二分频电路后转变为方波信号。方波信号中的脉冲宽度恰好为被测信号的个周期。将方波的脉宽作为闸门导通的时间，在闸门导通的时间里，计数器记录标准时基信号通过闸门的重复周期个数。计数器累计的结果可以换算出被测信号的周期。用时间来表示式中为被测信号的周期为计数器脉冲计数值为时基信号周期。时基电路时基信号由定时器组容件构成多谐振荡器，其两个暂态时间分别为重复周期为。由于被测信号范围为，如果只采用种闸门脉冲信号......”。