核心寄存器是两个可读可写的位寄存器中断屏蔽寄存器和中断状态寄存器，通过同个地址访问，个使用高位，个使用低位。低位用于控制对应中断输入是否屏蔽，高位用于显示对应位有没有中断输入。代码如下北京航空航天大学学位论文北京航空航天大学学位论文是中断屏蔽寄存器，是中断状态寄存器，是个中断输入。当检测到中断输入信号从变为的时候，也就是有中断输入的时候，并且中断屏蔽寄存器对应位是的时候，中断状态寄存器里对应的位就会变为。对的中断输出控制语句如下。北京航空航天大学学位论文是与控制寄存器的最低位是等价的，控制寄存器的其他位都没有用，是中断输出，是周期计数器。当有效并且没有处于复位状态的时候，周期计数器以系统时钟为输入进行循环计数，当它的值为周期寄存器值减的时候，中断输出北京航空航天大学学位论文变为有效，其他时间保持无效，这样就会产生个与时钟宽度相同的脉冲输出。键盘扫描模块键盘扫描有个位的寄存器键盘扫描控制寄存器，扫描周期寄存器，去抖延时寄存器和连续按键延时寄存器。键盘扫描控制寄存器负责控制扫描的使能和存储扫描码。扫描周期寄存器，去抖延时寄存器和连续按键延时寄存器分别用于设置扫描周期，去抖延时时间和连续按键延时时间。扫描部分的核心状态机如图所示。扫描状态按键按下状态有键按下去抖计数器连续发送状态去抖计数器设置值，发送个中断没有键按下，去抖计数器连续发送计数器，如果连续发送计数器设置值发送个中断，连续发送计数器等待状态新轮扫描信号有效，行扫描输出切换切换时间到信号有效切换时间到信号有效没有键按下，连续发送计数器切换时间到信号有效图键盘扫描模块核心状态机系统复位以后，键盘扫描模块进入等待状态。新轮扫描信号有效的时候，行扫描输出进行次切换，然后进入扫描状态。新轮扫描信号由模块内的其他部分产生，是个周期信号，其周期由扫描周期寄存器设置。在扫描状态时，如果检测到由按键按下就会进入按键按下状态。处于按键按下状态时，去抖计数器会进行累加，当去抖计数器等于去抖延时寄存器的值的时候，发送个中断输出，然后进入连续发送状态。处于连续发送状态时，连续发送计数器会进行累加，当连续发送计数器与连续按键延时寄存器的值相等的时候，发送个中断输出，然后复位连续发送计数器。在按键按下状态和连续发送状态时，如果检测到没有按北京航空航天大学学位论文键按下，则立刻进入扫面状态。在扫描状态按键按下状态和连续发送状态时，旦切换时间到信号有效，立刻进入等待状态。在在这个状态机转换图里省略的些计数器和信号的复位。计数器模块本系统共有两个计数器模块，每个模块有个位的寄存器控制寄存器计数结果低位和计数结果高位。控制寄存器用于控制计数模式清空计数器存储计数方向等，计数结果低位和计数结果高位用于存储位的计数结果。图是正交编码计数模式时的核心状态机。图正交编码计数模式时的核心状态机根据正交编码的信号波形，当两向的信号输入按照变化的时候，计数器进行正向计数，当按照变化的时候，计数器进行正向计数。对于其他的状态变化律不改变计数器数值。图是计数器模块部分功能仿真波形图，是系统时钟信号，是两向信号，是计数结果。波形显示，当领先度的时候，计数器是正向计数的。北京航空航天大学学位论文图计数器模块部分功能仿真波形图驱动器控制模块本系统共有三个驱动器控制模块，每个模块有个位的寄存器控制寄存器周期寄存器和数量寄存器。控制寄存器用于控制驱动器控制模块的输出使能输出方向和缓冲器。周期寄存器用于存储所要产生的脉冲的周期，数量寄存器用于存储所要产生的脉冲的数量。图是脉冲产生部分核心状态机的简化图。脉冲发生状态周期计数器，如果周期计数器设置值，脉冲输出变高，如果周期计数器设置值，脉冲输出变低，期计数器，数量计数器等待状态输出开始和数据有效信号有效，装载周期数量计数器，设置方向输出数量计数器设置值图脉冲产生部分核心状态机简化图系统复位后键入等待状态，当输出开始信号有效的时候，检测数据是否有效，如果有效，那么装载周期数量寄存器，设置方向输出，进入脉冲发生状态。处于脉冲发生状态时，周期计数器会进行累加，如果周期计数器等于设置值的的时候，脉冲输出变高，如果周期计数器等于设置值，脉冲输出变低，然后复位期计数器，并且把数量计数器进行累加。当数量计数器与数量寄存器相等的时候进入等待状态。然后在开始下次的脉冲输出。在这个状态机转换图里也省略的些计数器和信号的复位。北京航空航天大学学位论文控制模块定时器模块的控制寄存器有个位的输入状态寄存器和个位的输出控制寄存器，占用个位的地址。下面是输出控制部分的代码。，和分别是三个写信号，是系统复位信号，是的输出管脚。编写注意事项的可综合性除了用于描述硬件电路以外，为了便于仿真，还加入了些专门针对仿真的语句。如果代码只用于仿真，那么几乎所有的语法和编程方法都可以使用。但是要想对代码进行综合，那么我们就必须保证代码的可综合性。不可综合的语句在软件综合时将被忽略或者报错。但是，制造技术和综合技术也在不断进步，现在无法综合的语句将来也许就可以了。北京航空航天大学学位论文硬件思想硬件原则主要针对代码编写而言的。首先应该明确硬件描述语言与同软件语言如，等是有本质区别的。虽然是采用了语言形式，但是它是用来描述硬件的，它的最终实现结果是芯片内部的实际电路。所以评判段代码的优劣的最终标准是其描述并实现的硬件电路的性能。评价个设计的代码水平较高，仅仅是说这个设计由硬件向代码这种表现形式转换的更流畅合理。而个设计的最终性能，在更大程度上取决于设计工程师所构想的硬件实现方案的效率以及合理性。初学者，特别是由软件转行的初学者，片面追求代码的整洁，简短，这是的。正确的编码方法是，首先心里要有所要描述的电路的样子，然后再用适当的语句表达出来。另外，作为种语言，是分层次的。比较重要的层次有系统级算法级寄存器传输级逻辑级门级电路开关级设计等。系统级和算法级与语言更相似，可用的语法和表现形式也更丰富。自级以后，语言的功能就越来越侧重于硬件电路的描述，可用的语法和表现形式的局限性也越大。相比之下语言与系统级和算法级描述更相近些，而与级，级级描述从描述目标和表现形式上都有较大的差异。良好的编码风格总线要从位开始，有些工具不支持不从位开始的总线，而且可以避免在不同设计层上产生误解。不要使用内部三态信号，否则增加功耗，应该使用多路选择器。避免使用锁存器和负延触发的双稳态多谐振荡器，否则会产生综合和时序验证问题。尽量在个文件中只用个模块，文件名要和模块名相同，特别对于顶层设计，些布局布线要求文件名和模块名必须相同。在不同的层级上使用统的信号名，这样方便调试。比较总线时要有相同的宽度，否则其它位的值不可预测。北京航空航天大学学位论文不要在代码中使用类型的端口读取输出数据要使用类型，再增加另外变量或信号，以获取输出值。这是因为类型的端口不能连接到其他类型的端口上，因此类型就会在整个设计的端口中传播下去。尽量使用，个在时序逻辑中，个在组合逻辑中，可增加可读性和预测组合逻辑的大小如果先写后读，就会产生长的组合逻辑和锁存器或寄存器，因为变量值是立即获取的。在组合逻辑进程中，其敏感向量标中要包含所有要读取得信号，以防止出现不必要的锁存器。避免使用长的语句，而使用语句来代替，防止出现较大的优先编码器，使得代码比较容易读懂。设计要点同步设计和异步设计不同于设计领域，采用同步时序设计是设计的个重要原则。般来说，异步电路的核心逻辑用组合逻辑电路实现，输入输出信号等并不依赖于任何个时钟性信号。因此，异步电路般用于异步存储器读写地址译码等逻辑。同步时序电路的核心逻辑用各种各样的触发器实现的，输入输出信号等都是由个时钟沿驱动触发器产生出来的。对于设计来说，同步设计和异步设计最大的区别在于，异步设计容易产生毛刺。在进行功能仿真的时候并不能发现这样的问题，但是在布局布线后仿真和用逻辑分析仪观测实际信号时，这种毛刺非常明显。而同步设计则可以很好的避免毛刺。布局布线后仿真和用逻辑分析仪观测实际信号时都没有毛刺。与异步不需要任何其他的配置，也不需要有程序，因此是个最基本最可靠的调试方法。系统的调试就是全部依赖它的。程序的下载与的烧写使用机上的软件和仿真器，我们可以将下载下载到中运行，并进行在线跟踪和调试。使用方法在此不进行说明。对的烧写不能依赖软件，因为的烧写需要按照复杂时序对进行读写。实现的方法主要有两种第种是在内烧写专门的烧写程序，通过的运行实现对的烧写，也就是自编程，第二种是直接使用控制的运行。但是第种方法需要内已经有烧写好的程序，这个方法显然不适用于刚焊接好的新系统或者数据丢失的情况。对于第二种方法，具体的实现又可以有种方法直接控制总线信号法。通过，直接控制总线的信号，模仿编程的时序。这种方法的缺点是烧写速度太慢。控制访问总线法。通过，让按照烧写的时序要求去读写总线。这种方法的速度有很大提高，但是当数据很多的时候，时间之长还是不能让人忍受，烧写的数据般需要左右分钟。下载小程序法。将小段烧写程序下载到系统中，然后让去运行这段程序。这种方法速度最快，但是需要较大的空间，因此系统的必须是可以使用的。我们就是使用的这种方法。北京航空航天大学学位论文系统的调试步骤完成子系统所有器件的焊接，上电使用仿真器的检测功能，如果能够检测到的，说明系统是可以工作的。焊接，由于调试的时候，不需要，因此可以不焊。和是接在个总线上的，的焊接如果出现问题很可能影响到的工作，这样旦不能工作，会增加排错的困难。使用软件，初步检测是否可以读写。焊接通信子系统，运行硬件测试程序，如果可以使用主机的终端运行之类，那么说明和通信部