程序编译后就可进行仿真，仿真结果如图所示图乘电路结果仿真图由上图可知，与预期相符，即设计正确，再将其生成为个元件以便后来调用，其生成图如图所示图乘电路元件图乘电路设计由分析可写出如下程序从新翻阅了以前的课本，细细品味了这方面的知识，然后才开始这次的设计，使我对这样抽象的知识有了更直观的认识，以前只是老师在上面讲，对其为什么这样做并不知道，但通过这次的课设，我弄清了原因，所以真信感谢这次课设，使我巩固了以前的很多知识。最后就是顶层原理图的编辑，在这此设计中根据老师的例题思路采用了层次化模块化的设计思想，将整个电路设计划分为多个功能模块，利用语言和原理图输入两种设计技术进行了整个功能模块的设计，最后完成数字滤波器的系统设计，按照这个思路，虽然各个模块已经编辑好，并且都已经生成了元件，但在仿真是还是有许多，由于本次设计学要的模块很多，所以图形很庞大，不小心就会出现这样或那样的，开始时，也打算用总线方式来连线，但平时做实验室，用总线时经常出错，所以保险起见，这次用了般的连线，虽然有，但经过个个排查，个个消除了，也使我认识到了哪些地方容易出错，以后做时就可以避免这样的出现。总之，通过这次课设，使我收获了很多，也懂得了许多。很感谢能有这次锻炼的机会，相信在以后的人生道路中我会做的更好,参考文献刘凌，数字信号处理的实现，北京清华大学出版社技术与开发应用简明教程北京清华大学出版社,技术实用教程北京清华大学出版社,薛年喜在数字信号处理中的应用北京清华大学出版社,程佩青数字信号处理教程北京清华大学出版社,王金明，张雄伟滤波器的设计与实现,电视技术，目录设计目的二设计要求三设计原理滤波器线性滤波器原理四设计方案五设计内容及结果分析基于的滤波器系数计算单元器件的编辑及仿真顶层原理图的编辑及仿真六心得体会参考文献程序编译后就可进行仿真，仿真结果如图所示图乘电路结果仿真图由上图可知，与预期相符，即设计正确，再将其生成为个元件以便后来调用，其生成图如图所示图乘电路元件图乘电路设计由分析可写出如下程序程序编译后就可进行仿真，仿真结果如图所示图乘电路结果仿真图由上图可知，与预期相符，即设计正确，再将其生成为个元件以便后来调用，其生成图如图所示图乘电路元件图顶层原理图的编辑及仿真单元器件的编辑好后，将元器件按设计思路中的图连接搭建成整体的滤波器电路。其中和信号采用了总线名称的连接方式。其总电路原理图编辑结果如图所示图总原理图电路将原理图编辑好后，进行编译仿真，设，取进行仿真，结果如图所示图总图仿真结果利用的函数可以验证滤波器卷积的结果，其结果如图所示图用函数后结果图截成高十位输出结果如图所示图截成高十位输出结果由以上仿真结果对比可知，在截短前的滤波器输出和卷积乘结果完全致，滤波器功能完好。由于在本设计中在最后位输出前进行截短操作，故在截短后有定的误差。但总体来说这次设计还是成功的。六心得体会为期三周的课设即将结束了，回顾这几周的历程，我收获了很多，不仅巩固了以前老师所讲的东西，也学到了许多以前上课没注意到的地方。总的来说有以下几点首先就是对于有符号数的加减乘方面的运算，以前经常做的都是些无符号数的运算，相比较而言，有符号数还是有点难度的，由于其有符号位，所以在运算时必须考虑进位相关的东西，开始几天，查阅了许多这方面的资料，所以对其原理有了清醒的认识，做起来也容易些了。其次就是对滤波器知识方面的，虽然大三学过数字信号处理，但那时老师只是讲了些基本知识，由于这部分知识很抽象，难度很大，所以当时也没学好，经过这次课设，我图位和位有符号数相加产生位有符号数的加法器由分析可写出如下程序程序编译后就可进行仿真，仿真结果如图所示图位和位有符号数相加结果波形图由上图可知，与预期相符，即设计正确，再将其生成为个元件以便后来调用，其生成图如图所示图位和位有符号数相加元件图位和位有符号数相加产生位有符号数的加法器电路设计最后级带舍位在此加法器电路中在引入低位舍去功能只保留最终位输出，最终保留位输出采用了直接取输出位数的高十位的方法，因此在输出中近似等于除掉了即以后的结果。为了比较，特又引出了个位全输出引脚。其程序如下程序编译后就可进行仿真，仿真结果如图所示图位和位有符号数相加结果波形图由上图可知，与预期相符，即设计正确，再将其生成为个元件以便后来调用，其生成图如图所示图位和位有符号数相加元件图减法器模块它实现零值减去两个有符号数的减法运算。即用零值减去输入的两数，在时钟脉冲到来时做减法运算，输出结果。注意和的乘结果都只包含了乘系数和的数值，并没有将两个负号代入，所以两乘法器后面的加法器运算改为减法器模块，采用累加结果累加结果的方法，实现累加结果累加结果的计算。和后面的加法器采用同样的方式处理。和的减法器设计由分析可写出如下程序程序编译后就可进行仿真，仿真结果如图所示图和的减法器结果仿真图由上图可知，与预期相符，即设计正确，再将其生成为个元件以便后来调用，其生成图如图所示图和的减法器元件图乘法器模块实现输入带符号数据与固定数据两个二进制数的乘程序编译后就可进行仿真，仿真结果如图所示图乘电路结果仿真图由上图可知，与预期相符，即设计正确，再将其生成为个元件以便后来调用，其生成图如图所示图乘电路元件图乘电路设计由分析可写出如下程序程序编译后就可进行仿真，仿真结果如图所示图乘电路结果仿真图由上图可知，与预期相符，即设计正确，再将其生成为个元件以便后来调用，其生成图如图所示图乘电路元件图乘电路设计由分析可写出如下程序法运算。当到达时钟上升沿时，将两数输入，运算并输出结果。从资源和速度方面考虑，常系数乘法运算可用移位相加来实现。将常系数分解成几个的幂的和形式，然后再分别进行运算。滤波器系数分别为。算法其中带负号数先乘去负号的整数部分，在后面的求和中做减法运算。编码方式如下被编码为被编码为被编码为被编码为被编码为被编码为被编码为被编码为。具体如下乘电路设计由分析可写出如下程序