图用触发器构成的移位寄存器可见，经过个信号后，串行输入的四位代码全部移入了移位寄存器，并在四个输出端得到并行输出代码。利用移位寄存器可实现代码的串行并行转换。若再加个信号，寄存器中的四位代码还可以从串行端依次输出。线性反馈移位寄存器结构由节图所示，寄存器除了触发器之外，构成反馈电路的是由异或门组成的。触发器负跳沿触发的主从触发器工作时，在正跳沿前加入输入信号。如果在高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在触发沿来到前瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿触发器也称为维持阻塞边沿触发器。电路结构该触发器由个与非门组成，其中和构成基本触发器。触发器工作原理和接至基本触发器的输入端，分别是预置和清零端，低电平有效。当且时,不论输入端为何种状态，都会使即触发器置当且时，触发器的状态为,和通常又称为直接置和置端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下时，与非门和封锁，其输出，触发器的状态不变。同时，由于至和至的反馈信号将这两个门打开，因此可接收输入信号。当由变时触发器翻转。这时和打开，它们的输入和的状态由和的输出状态决定。，。由基本触发器的逻辑功能可知，。触发器翻转后，在时输入信号被封锁。这是因为和打开后，它们的输出和的状态是互补的,即必定有个是，若为，则经输出至输入的反馈线将封锁，即封锁了通往基本触发器的路径该反馈线起到了使触发器维持在状态和阻止触发器变为状态的作用,故该反馈线称为置维持线,置阻塞线。为时，将和封锁，端通往基本触发器的路径也被封锁。输出端至反馈线起到使触发器维持在状态的作用，称作置维持线输出至输入的反馈线起到阻止触发器置的作用,称为置阻塞线。因此，该触发器常称为维持阻塞触发器。总之，该发器是在正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。功能描述触发器真值表特征方程状态转移图时序图脉冲特性建立时间由下图维持阻塞触发器的电路可见,信号是加到门和上的,因而在上升沿到达之前门和输出端的状态必须稳定地建立起来。输入信号到达端以后，要经过级门电路的传输延迟时间的输出状态才能建立起来,而的输出状态需要经过两级门电路的传输延迟时间才能建立,因此端的输入信号必须先于的上升沿到达，而且建立时间应满足。保持时间由下图可知，为实现边沿触发,应保证期间门的输出状态不变,不受端状态变化的影响。为此，在的情况下，当上升沿到达以后还要等门输出的低电平返回到门的输入端以后,端的低电平才允许改变。因此输入低电平信号的保持时间为。在的情况下，由于上升沿到达后的输出将封锁，所以不要求输入信号继续保持不变,故输入高电平信号的保持时间。传输延迟时间由图工作波形图不难推算出，从上升沿到达时开始计算,输出由高电平变为低电平的传输延迟时间和由低电平变为高电平的传输延迟时间分别是最高时钟频率为保证由门组成的同步触发器能可靠地翻转，高电平的持续时间应大于,时钟信号高电平的宽度应大于。而为了在下个上升沿到达之前确保门和新的输出电平得以稳定地建立，低电平的持续时间不应小于门的传输延迟时间和之和，即时钟信号低电平的宽度，因此得到在实际集成触发器中，每个门传输时间是不同的，并且作了不同形式的简化，因此上面讨论的结果只是些定性的物理概念。其真实参数由实验测定。综上所述，对边沿触发器归纳为以下几点边沿触发器具有接收并记忆信号的功能，又称为锁存器边沿触发器属于脉冲触发方式边沿触发器不存在约束条件和次变化现象，抗干扰性能好，工作速度快。异或门异或门的作用是把两路信号进行比较，判断是否相同。当两路信号输入不同，即个为高电平，个为低电平时，异或门的输出为高电平。反之，当两个输入端信号相同，即同时为高电平或者同时为低电平时，异或门的输出为低电平。基本原理异或门电路有个输入端和个输出端。其中输入和输出的逻辑关系是两个输入信号相同时，输出为低电平当两个输入信号不同时，输出为高电平。图为异或门电路。图异或门逻辑符号逻辑表达式真值表输入端输出端线性反馈移位寄存器什么是反馈移位寄存器表示二值，存储单元，的个数成为反馈移位寄存器的级。在时刻，这些级构成该反馈移位寄存器的个状态，共有个可能状态，每个状态对应于域上的个维向量，用,表示。在主时钟周期的周期区间上，每级存储器都将内容向下级传递，并根据寄存器的当前状态,作为的下时间内容，即从个状态转移到下个状态。其中函数,称为该反馈移位寄存器的反馈函数。线性反馈移位寄存器如果反馈函数,是,的线性函数函数，则该反馈移位寄存器是线性反馈移位寄存器用表示，比如,级伪随机信号产生的仿真图