帮帮文库

返回

基于VHDL的语音数字钟的设计 基于VHDL的语音数字钟的设计

格式:word 上传:2022-06-25 17:08:18

《基于VHDL的语音数字钟的设计》修改意见稿

1、“.....则报警中止,置低电平时报警恢复。日计数模块由于年中各个月份的日的长短不同,共有和天四种情况,可知日由年和月共同决定,如表。年中表示闰年,表示平年月中表示和月,表示其它月份二月中表示月,表示其它月份。源程序如下程序中第个进程主要是对日的长短的设置,和分别是日的低位和高位的信号,它们的值由输入决定。由年计数模块输入,和由月计数模块输入。第二个进程主要实现计数和加减控制。日计数模块的时序仿真图如下图所示,仿真图满足设计的要求。图日计数仿真时序图月计数模块输出端口接日模块的,端口接。源程序如下,等灭,为低电平,所有数码管清零,即。按键,对应的灯亮,为高电平,整点报警声停止。按键,对应的灯亮,为高电平,分钟对应的数码管每秒以进制循环增加,并且达到时,向时钟进位。否则为正常计时状态。按键,对应的灯亮,为高电平,小时对应的数码管每秒以进制循环增加......”

2、“.....当达到整点时,蜂鸣器开始以高低电平报警,共维持秒钟。结论由硬件测试的过程可以看出整个设计是正确的,可以得出秒为进制,分钟为进制,而小时是进制,同时我们还完成了整点报时的功能,以及实现了秒计数分计数小时计数以及复位的功能。第五章总结本设计主要是在介绍了及些相关基本知识的基础上,进步采用技术,以硬件描述语言为系统逻辑描述手段设计文件,在工具软件环境下,采用自顶向下的设计方法,由各个基本模块共同构建了个多功能语音数字钟,最后通过仿真出时序图实现预定功能。其中,重点叙述了数字钟的设计原理和分模块实现的方法,详细介绍了各模块的设计程序并给出了各模块的波形仿真图及分析,最后通过在上进行时序仿真,调试运行,在硬件测试后,验证了所设计的系统达到了预先设计目标。数字钟实际上就是个计数器,只要对计数器的进位进行相应的设计就可以成为个数字钟。在此次设计中,主要是对秒分为六十进制......”

3、“.....而整个数字钟又是由振荡器分频器计数器译码器显示器等几部分组成。毕业设计的撰写过程是对我们所学的电子技术基本理论知识的综合运用,对三年专业知识的次综合应用扩充和深化,也是对我们理论运用于实际设计的次锻炼。在此次的数字钟设计过程中,更进步地熟悉有关数字电路的知识和具体应用。学会了利软件进行原理图的绘制,硬件描述语言的编写,程序的仿真等工作。并能根据仿真结果分析设计的存在的问题和缺陷,从而进行程序的调试和完善。本设计是采用硬件描述语言和芯片相结合进行的数字钟的研究,从中可以看出技术的发展在定程度上实现了硬件设计的软件化。设计的过程变的相对简单,容易修改等优点,相信随着电子技术的发展,数字钟的功能会更加多样化,满足人们的各种需要。同时,也让我了解到电子系统的设计输入可以用原理图波形语言等方式输入,下载配置前的整个过程几乎不涉及到整个硬件......”

4、“.....即通过软件方式的设计与测试,达到对特定功能的硬件电路的设计实现,这种现代电子系统设计技术采用自顶向下分层次模块化设计方法,先化整为零,再优化综合,灵活通用已成为研制开发数字系统最理想的选择,是现代电子电路设计方法的个趋势,体现了硬件设计向软件化方向发展的新思路。参考文献王开军,姜宇柏面向的设计北京机械工业出版社高吉祥电子技术基础实验与课程设计北京电子工业出版社刘宝琴可编程逻辑器件及其应用北京清华大学出版社潘松,黄继业技术实用教程北京科学出版社陈新华,技术与应用北京机械工业出版社,李可数字钟电路及应用北京电子工业出版社,符兴昌,技术在数字系统设计分析中的应用微计算机信息,曾繁泰,李冰,李晓林工程概论北京清华大学出版社,刘君,常明,秦娟基于硬件描述语言的数字时钟设计天津理工大学学报第卷第期,曹瑞,基于技术进行数字电路设计的研究微计算机信息......”

5、“.....曾遇到过不少问题,如果单靠我个人的努力,是很难按时完成的,在此,谨对我的指导老师刘瑶老师表示衷心的感谢。无论在理论上还是在实践中,都给予我无私帮助和悉心的教导,使我的毕业论文得以顺利地按时完成。除了敬佩刘老师的专业水平外,她的治学严谨的态度和诲人不倦的精神也是我永远学习的榜样,并将积极影响我今后的学习和工作,在此向刘老师致以深深的敬意。同时,也十分感谢学院领导班主任各位同学对我的关怀帮助,为我提供了良好的环境以及各方面的支持。是他们给于了我很多专业知识,为写本文打下了坚实的基础。另外,从开始进入课题到论文的顺利完成,有多少可敬的师长同学朋友给了我无言的帮助,在这里请接受我诚挚的谢意,分耕耘分收获,我相信在我以后的工作中我也会拿出做此次设计样的认真和努力来完成我的各个任务。最后,再次对关心帮助我的老师和同学表示衷心的感谢,其仿真时序图如下图所示......”

6、“.....但并不会对本模块的计数产生影响,满足本设计的需要。图月计数模块仿真波形图年计数模块年计数模块的输出端口接日模块的。其它端口的功能与上述模块类似。,其仿真时序图如下图所示,满足设计的要求。图年计数模块仿真波形图硬件测试及说明该数字钟以小时进行计时,可对分钟和小时进行设定,并且能在整点进行报警提醒,且报警可以被中断。本设计采用电路模式进行设计,具体功能和说明如下顶层模块原理图图电子钟基本功能仿真结果首先,由石英晶体振荡器输出稳定的脉冲信号,经过振荡器输出标准的秒脉冲信号,秒计数电路为六十进制计数器,秒计数电路将振荡器产生的秒脉冲信号作为输入信号,进行计数,并通过秒显示器显示秒其次,当秒计数器完成个秒计数后,秒计时电路清零,输出个分计时信号,分计时电路收到秒计时电路产生的信号后,开始计数并显示分再次,当分计时电路完成个分计数后,分计数器清零......”

7、“.....时计时电路收到分计时电路产生的信号后,开始计数并显示时最后,时计时电路完成个时计数后,清零。完成电子钟基本功能仿真结果。公司推出的的数字系统设计软件,是套完整的软件,能够对所设计的数字电子系统进行时序仿真和功能仿真。采用公司推出的软件,对所编写的数字电子钟顶层文件原理图进行编译逻辑综合,进行波形仿真,从仿真波形上看测量的结果是准确的程序主要运用计数器完成,在时钟脉冲的作用下,完成时钟功能,由时序图可以看出每个时钟脉冲上升沿秒加,当接收到信号,即为高电平,所有计数为零,并重新计数,和可以完成调节时钟功能,都是高电平调节,每来个脉冲,相应的时或分加。功能仿真图图电子钟基本功能仿真图硬件测试说明按键,对应的等亮,为高电平,数字钟正常计时。再按和库函数。使其在任何大系统的设计中,随时可对设计进行仿真模拟。所以,即使在远离门级的高层次即使设计尚未完成时......”

8、“.....并做出决策。的设计结构描述数字电路系统设计的行为功能输入和输出。它在语法上与现代编程语言相似,但包含了许多与硬件有特殊关系的结构。将个设计称为个实体元件电路或者系统,并且将它分成外部的可见部分实体名连接和内部的隐藏部分实体算法实现。当定义了个设计的实体之后,其他实体可以利用该实体,也可以开发个实体库。所以,内部和外部的概念对系统设计的是十分重要的。外部的实体名或连接由实体声明来描述。而内部的实体算法或实现则由结构体来描述。结构体可以包含相连的多个进程或者组建等其他并行结构。需要说明的是,它们在硬件中都是并行运行的。的设计步骤采用的系统设计,般有以下个步骤要求的功能模块划分的设计描述设计输入代码仿真模拟前仿真计综合优化和布局布线布局布线后的仿真模拟后仿真设计的实现下载到目标器件。Ⅱ概述技术的关键之是工具,工具是指以计算机为工作平台......”

9、“.....主要能进行三方面的辅助设计工作印刷电路板设计集成电路设计电子系统设计没有技术的支持,想要完成超大规模集成电路的设计是很难想象的,反过来,生产制造技术的不断进步又必将对技术提出新的要求。由于集成电路制造技术日新月异,电路的设计日趋复杂。为了能在电路实现之前,完全掌握操作环境因素如电源电压温度等对电路的影响,利用电脑辅助设计进行电路模拟与分析,并进行输入与输出信号响应的验证,可有效地节省产品开发的时间与成本。公司推出的Ⅱ软件是专门用于电子电路仿真的虚拟电子工作台软件,它是目前全球最直观最高效的软件。它的功能强大,能够提供电阻电容三极管集成电路等数十大类几千种元件,能够提供示波器万用表等十几种常用的电子仪器具有强大的电路图绘制功能,可绘制出符合标准的电子图纸它还具有强大的波形显示功能......”

下一篇
温馨提示:手指轻点页面,可唤醒全屏阅读模式,左右滑动可以翻页。
基于VHDL的语音数字钟的设计.doc预览图(1)
1 页 / 共 41
基于VHDL的语音数字钟的设计.doc预览图(2)
2 页 / 共 41
基于VHDL的语音数字钟的设计.doc预览图(3)
3 页 / 共 41
基于VHDL的语音数字钟的设计.doc预览图(4)
4 页 / 共 41
基于VHDL的语音数字钟的设计.doc预览图(5)
5 页 / 共 41
基于VHDL的语音数字钟的设计.doc预览图(6)
6 页 / 共 41
基于VHDL的语音数字钟的设计.doc预览图(7)
7 页 / 共 41
基于VHDL的语音数字钟的设计.doc预览图(8)
8 页 / 共 41
基于VHDL的语音数字钟的设计.doc预览图(9)
9 页 / 共 41
基于VHDL的语音数字钟的设计.doc预览图(10)
10 页 / 共 41
基于VHDL的语音数字钟的设计.doc预览图(11)
11 页 / 共 41
基于VHDL的语音数字钟的设计.doc预览图(12)
12 页 / 共 41
基于VHDL的语音数字钟的设计.doc预览图(13)
13 页 / 共 41
基于VHDL的语音数字钟的设计.doc预览图(14)
14 页 / 共 41
基于VHDL的语音数字钟的设计.doc预览图(15)
15 页 / 共 41
预览结束,还剩 26 页未读
阅读全文需用电脑访问
温馨提示 电脑下载 投诉举报

1、手机端页面文档仅支持阅读 15 页,超过 15 页的文档需使用电脑才能全文阅读。

2、下载的内容跟在线预览是一致的,下载后除PDF外均可任意编辑、修改。

3、所有文档均不包含其他附件,文中所提的附件、附录,在线看不到的下载也不会有。

  • Hi,我是你的文档小助手!
    你可以按格式查找相似内容哟
DOC PPT RAR 精品 全部
小贴士:
  • 🔯 当前文档为word文档,建议你点击DOC查看当前文档的相似文档。
  • ⭐ 查询的内容是以当前文档的标题进行精准匹配找到的结果,如果你对结果不满意,可以在顶部的搜索输入框输入关健词进行。
帮帮文库
换一批

搜索

客服

足迹

下载文档