1、“.....由于截除而导致第个输出脉冲的位置误差为为了补偿因舍去整除后的余数而产生的截断误差,应改进的除法电路,不但要求能实现的整除,而且能实现计算的余数的计算。改进除法电路后,相应的分频电路也应进行改进。由于除法电路产生结果包含商和余数两部分,分频电路相应改成任意分数分频的分频器。除法电路和分频电路的改进,减少测量误差,然后再通过个分频器,将测得的输出信号与输入信号之间的倍频关系更加准确。了提高在周期内对进行计数和除法运算运行效率,可以将计数部分和除法电路进行整合。综上所述可以得出,整个系统由除法电路模块和分数分频电路模块组成。各模块基于的设计实现除法电路模块除法电路模块为计算的商和余数。计算的商时,可以先对时钟信号进行分频,然后在输入信号的周期内对时钟信号的分频信号进行计数,这样,就可以实现的商。对的余数的计算方法,则可以在对时钟信号进行分频时,进行内部计数,当计数值达不到时......”。

2、“.....这时计数值为的余数,而当计数值等于时恰好整除。当输入信号为时钟信号的倍时,选择倍频系数为时,除法电路仿真结果如图所示。此时,除法电路仿真结果为商是,余数为,符合设计要求。分数分频模块由于的除法电路模块计算出的商和余数,所以分频电路要实现任意分数分频。分数分频器的实现方法,即通过控制两种不同分频比出现的不同次数来获得所需要的分数分频。该模块的原理如图所示,由可预置数的可控双模分频器和可预置的波形发生器两部分组成。根据任意分数分频器的控制参数,可以得到,波形发生器的低电平数为东南大学成贤学院毕业论文,高电平数为双模分频器的模数为。可预置数的可控双模分频器是根据的值选择分频模数,当为时,选择分频当为时,选择分频。波形发生器中和的大小分别决定输出波形的每个周期中低电平与高电平所持续的输入时钟周期的个数。图所示是对分频电路的仿真......”。

3、“.....。东南大学成贤学院毕业论文实验仿真将除法电路模块和分频电路模块按实现原理连接起来,生成的整体模块通过Ⅱ仿真。选择输入信号频率为时钟信号频率的倍,倍频系为,在Ⅱ仿真如图所示。由图可得,输出时钟信号频率为输入信号频率的倍,验证了编程的正确性。结论本设计在分析了数字倍频器的特点后,利用除法电路和分数分频电路实现了倍频器的电路。在使用公司的软件Ⅱ仿真可得,本设计能够在定范围内实现对输入的倍频要求。锁相环数字倍频器引言倍频电路在电子线路设计中具有广泛的应用，交流周期信号的等间隔采样就是例。要在交流周期信号的个周期内等间隔采样次，且采样间隔要自动跟踪交流信号周期的变化，就需要个交流周期信号的倍频电路来产生采样信号。如图所示，利用锁相环电路和分频器来实现锁相倍频是常用方法。通常，锁相环采用，而分频器采用般计数器或具有微机接口功能的定时计数器如等。这种结构硬件电路复杂，参数选择困难......”。

4、“.....东南大学成贤学院毕业论文在单片机应用系统中，也可利用单片机内部定时器和软件来实现数字锁相倍频，但这种将倍频功能嵌入到系统应用程序的作法使得系统程序设计复杂化。在数据采集系统开发过程中，种采用单片机的单片锁相倍频解决方案，硬件电路极其简单，使用方便，便于模块化设计，非常适合嵌入式系统应用。数字倍频数字倍频的基本原理是首先利用定时器测量输入信号的周期，根据倍频数求出倍频信号周期，再利用定时器来产生倍频信号。是种高效工艺位微控制器，内带字节闪速程序存储器，其片内资源和指令集与兼容，但体积小，价格低，工作频率高达，为嵌入式控制应用提供了高效灵活的解决途径。利用单片机内部定时器，配合应用程序，即可实现锁相倍频功能。如图所示，外部输入信号从引脚输入，经过锁相倍频后的信号从引脚输出，而口用作倍频数输入......”。

5、“.....在上升沿到来之际，启动定时器开始对内部时钟振荡频率的进行计数，在下个上升沿到来之后，关闭定时器，读取计数值，并启动下次定时过程。输入信号周期为东南大学成贤学院毕业论文确定倍频输出信号周期，设倍频数为，则利用定时器实现倍频方波信号输出置定时器为方式定时，即自动重装方式的位定时器，对内部时钟进行计数，计数初值为。定时结束产生中断，并在中断服务程序中使输出引脚反相，即两次定时中断产生个完整的输出信号周期。上述过程循环执行，不断测量当前输入信号周期，及时更新倍频定时器的计数初值，即可实现倍频输出信号频率随输入信号频率的变化而相应变化，但保持倍频数不变。为了保证倍频的正确实现，系统振荡频率输入信号频率和分频数之间应满足下式关系同步锁相输出信号不仅要倍频，而且应与输入信号同相，即在输入信号的上升沿时刻应同时出现倍频输出信号的上升沿。在模拟电路中......”。

6、“.....它通过对输入输出信号的鉴相和闭环调整来逐步达到同步目的。在数字电路中，同步锁相可通过控制输出信号相对于输入信号的起始点来实现。为此，同步以个输入信号周期为时段，在输入信号每个上升沿时刻，启动定时器并输出高电平，而在定时器产生了个定时中断之后，关闭定时器，并使输出低电平，等待下个时段的同步时刻。锁相倍频的程序结构如图所示。实验结果图所示为数字锁相倍频电路的实验结果，其中，上图中方波输入信号频率为，分频数为下图中方波输入信号频率调整为对倍频的原理信号倍频的准确度作了理论分析，并通过实验验证了设计的正确性。介绍了基于的数字倍频器数字倍频电路的工作原理,分析了倍频器产生误差的原因,然后给出用语言来实现数字倍频器的方法,并用Ⅱ通过仿真进行了验证。以及单片数字锁相倍频电路采用单片机设计了种单片锁相倍频电路......”。

7、“.....并输出倍频信号。实验结果验证了设计的正确性。东南大学成贤学院毕业论文数字倍频器的应用在脉宽测量装置中作为锁相倍频器的应用下图给出集成锁相环路在脉宽测量装置中作为锁相倍频器的应用实例,这是个倍锁相倍频器。电路中,是个累加器,是个八输入与非门。由实现分频功能,工作过程如下当加到的端来的输入脉冲个数达到个时,使其输出端的电平全为,即的脚的电平全为高电平,这样就使的输出端变为,使∶的端变为低电平,的输出变为低电平,从而使复位,准备新的次倍频过程。信号经过∶型触发器进行分频以保证信号占空比为,满足锁相环对信号占空比的要求。从上图中还可以看出,只要将这电路稍加改变就可以做成倍频以下的多种倍频器。当然,如果将的全部利用上,可以做成更高倍的锁相倍频器,因此该电路具有定的代表性与通用性。东南大学成贤学院毕业论文致谢本论文是在导师樊路嘉教授悉心指导下完成的。导师渊博的专业知识......”。

8、“.....精益求精的工作作风，诲人不倦的高尚师德，严以律己宽以待人的崇高风范，朴实无华平易近人的人格魅力对我影响深远。他经常到学校来了解我们的生活情况以及毕业设计进度，为了我们费了不少心思，对我们的关心与照顾都是无微不至的，谨向导师表示崇高的敬意和衷心的感谢,感谢我的指导老师樊路嘉，他严谨细致丝不苟的作风直是我工作学习中的榜样他循循善诱的教导和不拘格的思路给予我无尽的启迪。没有他的帮助和提供的资料对于我来说想要完成论文将十分困难。在论文即将完成之际，我的心情无法平静，从开始进入课题到论文的顺利完成，都离不开指导老师的关心和照顾，在此再次感谢我的指导老师樊路嘉。本论文的顺利完成，离不开各位老师同学和朋友的关心和帮助。在此感谢他们对我的付出。感谢寝室里的患难兄弟，是你们年来对我的蹂躏才使我的意志品质变的如此坚强。还要感谢我们班所有的同学，是他们陪伴我度过美好的大学生活......”。

9、“.....感谢大家。然后还要感谢大学四年来所有的老师，为我们打下电子科技专业知识的基础同时还要感谢所有的同学们，正是因为有了你们的支持和鼓励。此次毕业设计才会顺利完成。最后感谢我的母校成贤学院四年来对我的有力栽培。东南大学成贤学院毕业论文参考文献美,模拟集成电路设计精髓，清华大学出版社，孙余凯项绮明电子实用电路集锦电子工业出版社，刘京南，王成华电子电路基础电子工业出版社，高树廷倍频器的研究半导体情报刘俊丰，同向前。单片数字锁相倍频电路的设计与实现微计算机信息梁文海，廖磊，吴均基于的数字倍频器研究及其应用微计算机信息侯宝生基于的数字倍频器的设计科学技术与工程陈新双积分转换器与锁相环倍频器研究武汉大学学报工学版郝媚美，郑应文种实用的利用锁相环实现的倍频电路福建电脑孙广俊，张景伟用组成的高倍锁相倍频器国外电子元器件，分频数未变。实验结果表明，锁相倍频电路的设计是正确的......”。