（定稿）五星级国际大酒店建设工程项目建议书（喜欢就下吧）

在时刻，模块送出命令激活和行地址与地址，经过指定的，即个周期后，时刻送出命令读取和列地址，地址保持不变。

经过个周期的延时，数据于时刻出现在数据线上。

与最大的不同，在于其数据是可以在时钟的上升沿和下降沿即在的上升沿同时传输的，因此，在两个周期内，四笔数据就已经被读取出来。

相比还多出了和两个数据信号，模块在读取数据时根据这两个信号的沿来确定此时数据线上数据的有效性，对应每块芯片的低位数据，对应每块芯片的高位数据。

虽然在时刻，才可以送出下个命令进行下次数据读写操作，但在时刻，读操作已经全部完成，总线已经可以被其他模块所用。

因此从个周期的时间内，芯片共可以送出笔的数据。

相比芯片的送出笔，通过模块控制读写要高速的多。

此模块占用了个，最高支持频率最高正常运行时钟频率，数据速率。

接口连接平台提供所有接口的连接线文件即的连线，在此文件中定义了与平台上所有元件，接口的连线，它们包括表接口连线接口名称连线数接口名称连线数接口超宽测试接口接口接口接口视频输出接口视频输入接口视频输出接口接口以太网接口用户用户输入开关用户按键开关时钟输入在使用过程中，开发者只需要将设计中实际使用的接口在文件中使能，同时将接口的内部管脚与设计中相应的连接线进行正确连接，即可使用此接口。

而设计中未曾使用的接口则维持默认不使能的状态，这样不会造成在般的情况下接口发生。

本章小节本章提出了高性能视频开发验证平台的设计，其设计目标为等高端的视频编解码器的开发，支持的分辨率，并有着相当广泛的应用领域。

在平台硬件系统方面，依然使用了子母板的结构，然而比上章中的编解码芯片开发系统在许多方面有了非常大的进步。

首先，平台设计中采用了大容量高速的器件，从而解决了原有系统在可编程逻辑硬件资源方面的限制其次整合了大容量高速外存储器，解决了视频图像的存储容量和数据带宽限制再次建立了高速的作为输入输出，解决了原有系统在输入输出数据方面的不足，为高分辨率视频码流的输入输出提供了足够的带宽提供三种外存储器可供选择，增加了平台设计的灵活性兼容性和实用性提供了稳定可靠的电源解决方案，以保证平台各部分复杂的电源需求最后，提供丰富的输入输出和测试端口，为调试和测试过程提供了极大的方便。

平台设计充分考虑到板载高速信号的特点，根据平台制作工艺的特征阻抗，给出了平台上走线的具体规则，以达到最佳的信号完整性。

对于平台上最高速的外接端口的终端，采用了并联终端方式的拓扑结构。

本章第四部分介绍了平台开发相应的端的应用软件和接口应用模块。

其中，我们为平台设计的各个接口应用模块，涵盖了从等等数据输入输出接口到的存储器接口等几乎平台所有实用功能的应用模块。

并在模块介绍后都给出了该模块工作的最高频率和在平台上占用的资源情况。

充分利用这些应用模块，可以给开发设计过程带来极大的便利。

这些设计给平台带来了高性能的特点，又有完善的应用模块和测试手段工具支持，提高了开发效率。

在保持平台兼容性和扩展性的同时，尽可能压低了成本。

第章基于高性能视元，最高支持频率。

接口应用模块控制器接口应用模块包括了控制器与总线仲裁器。

接口应用模块被命名为，它包含了如下的功能初始化平台上的芯片对芯片执行自动刷新功能用轮询机制进行总线管理的整体结构如图所示芯片用户模块内部总线用户模块用户模块图接口应用模块结构其内部是由内部总线仲裁命令控制逻辑读写地址数据控制器和数据通道等模块组成。

同样采用了有优先级的轮询仲裁机制，可以让多个内部用户模块共享总线是将用户模块的读写转化为可以接受的控制命令，并进行载入模式寄存器自动刷新等芯片的功能的控制用来暂存用户模块发送来的地址和数据，其深度可以自由选择直接控制芯片的时钟与地址控制信号输出起到与芯片数据线之间的桥梁作用。

下面通过几个方面的阐述来描述模块的功能。

控制命令下表表示了平台芯片可以接受的命令，这些命令是由如下几个控制信号组合而得到的行地址选择列地址选择写使能时钟使能片选表控制信号和命令序号功能载入模式寄存器自动刷新预充电激活行写命令读命令空指令这里的命令没有包括所有的芯片控制命令，有部分不常用的命令被简化了。

另外，在执行命令的时候，信号是保持为高的，而在执行个时，信号为低。

将用户模块的命令转化为命令正是模块所需要完成的工作。

配置模式寄存器模式寄存器是芯片内用来存储和控制当前配置模式的存储器。

它可以控制当前的批量操作长度，批量操作类型，延迟以及运行频率。

芯片还提供了扩展模式寄存器，可以控制芯片输出驱动强度和功能等。

模式寄存器配置的各个位都可以在应用模块接口进行修改，为平台设计的默认的初始配置如表所示表模式寄存器配置配置对象默认内容连续模式芯片初始化芯片的初始化是由和同完成的。

根据平台使用的芯片的数据手册我们可以得到如图所示的芯片初始化顺序正常正常等待微秒命令载入扩展模式寄存器使能载入模式寄存器并且复位等待个时钟周期载入模式寄存器并且不复位初始化平台硬件初始化图芯片初始化顺序通过正确的初始化，芯片将进入空闲状态，准备接收读写的数据与地址。

初始化过程在中可以被修改，以适应不同的需要。

控制器模块模块中最核心的是，在控制下通过其内部的状态转换能够使用户模块发送来的数据与地址正确转化为芯片可接受识别的命令。

内部状态机有个状态，其状态转换图如图所示复位初始化完成刷新刷新完成冲突或刷新完成有冲突读或写命令写读有冲突图控制器结构在对芯片输出读写控制命令前，会先进行以下的工作首先产生个读或者写命令发送个读使能信号到读写地址如果所有的都已经被，那么发送激活命令去激活芯片中的个特定的特定行。

如果在激活时发现有冲突，则发送命令来当前打开的，再发送激活命令。

在进入了写状态后，如果发现个读命令，则控制器等待相应的时间被称为，然后再发送读命令。

同样的，在读状态时，也要经历个。

控制命令与地址信号进行相应的同步排列然后送出给芯片。

芯片控制时序图芯片读操作时序如图所示为芯片的控制时序图，以此为例说明模块如何控制芯片进行数据读取。

芯片的相应参数如下。

内部模式寄存器设置如下。

此例中，工作频率为频开发验证平台的识的再学习和更深刻的理解，和做题目不样，在做课设时需要全方面的考虑问题，本次课设的难点在使红灯闪烁，周期为。

虽然这个看起来并不是很难，为了编写出个合理完满的子程序，从书中和网上查阅了大量相关的程序，并和同组人员进行多次探讨，经过多次修改反复比较得到个比较满意的程序。

虽说这个过程并不算是多么的漫长或艰难，但是这种经历确实能让我们养成种不断探索的科学研究精神，我想对于工学学生这个是很重要的。

这次课设对我的另大考验就是用画出硬件电路图。

虽说上个学期选修过这门课程，但这次要用到的元件以前没画过。

所以元件名必须通过查阅资料来获得的，对于工科学生来说查资料也是必备的能力，有些问题在不会时看上去很可怕，但是看过资料后才发现也没有想象的那么难。

我想搞课设很大的方面原因也是为了提高我们的自学意识和自学能力，通过这次课设，我在查资料的能力上也确实得到了提高，除开图书馆，上网搜索也的确是不错的选择。

不少人抱怨在大学学不到东西，我并不这样认为。

我想无论是在学习还是在生活上只有自己有心去学习和参与才可能有收获，这也算是课设给我知识之外的点小小的感悟。

参考文献王爽汇编语言第版北京清华出版社，周佩玲，彭虎，傅正谦微机原理与接口技术北京电子工业出版社，刘锋微机原理与接口技术北京机械工业出版社，周佩玲，彭虎，傅正谦微机原理与接口技术北京电子工业出版社，王鉴泉汇编语言程序设计北京高等教育出版社，附录完整系统硬件电路图，读写控制线以及与地址线相连接的片选信号，端口地址控制管脚和这两个端口地址的组合状态可选择内的个通道端口和个控制口。

图引脚图排列和结构框图工作方式控制字如图所示。

图工作方式控制字设计硬件电路图用上述所选芯片连接成电路图如图所示，完整硬件电路图见附录。

图红黄绿灯控制系统硬件电路图程序设计程序流程图绘制程序的流程图如图所示图程序流程图由流程图图和硬件电路图图可知当合，合，红灯亮当合，开，红灯亮，周期为当开，合，绿灯亮当开，开，黄灯亮。

和输入工作方式控制字获取口开关数据屏蔽高位对口开关信息进行比较红灯亮绿灯亮，黄灯亮，红灯闪烁，周期为输入工作方式控制字置通道时间常数，工作方式选择口是输入，口是输出，所以控制字为。

工作方式为方波发生器。

当控制字写入寄存器后，输出端变高。

当计数初值写入通道且为高电平时，计数器开始计数，保持高电平。

若计数初值为偶数，则当计数值减到时，输出端变为低电平，然后次低电平直保持到计数值为，再次变为高电平。

由此可见，在工作方式时，输出端输出占空比的方波。

正好符合红灯闪烁，周期为的要求。

方式控制字为。

选用频率为的方波输入所以计数初值为。

系统程序设计端口地址为，的端口地址为。

则控制系统的汇编程序如下定义端口地址，所有均处于输入状态。

片选端，低电平有效。

地址线，用于选择端口。

读控制线，低电平有效。

写控制线，低电平有效。

端口输入输出线，个位的数据输出锁存器缓冲器，个位的数据输入锁存器。

端口输入输出线，个位的锁存器，个位的输入输出缓冲器。

端口输入输出线周期为，数据传输速率为。

在时刻，模块送出命令激活和行地址与地址，经过指定的，即个周期后，时刻送出命令读取和列地址，地址保持不变。

经过个周期的延时，数据于时刻出现在数据线上。

与最大的不同，在于其数据是可以在时钟的上升沿和下降沿即在的上升沿同时传输的，因此，在两个周期内，四笔数据就已经被读取出来。

相比还多出了和两个数据信号，模块在读取数据时根据这两个信号的沿来确定此时数据线上数据的有效性，对应每块芯片的低位数据，对应每块芯片的高位数据。

虽然在时刻，才可以送出下个命令进行下次数据读写操作，但在时刻，读操作已经全部完成，总线已经可以被其他模块所用。

因此从个周期的时间内，芯片共可以送出笔的数据。

相比芯片的送出笔，通过模块控制读写要高速的多。

此模块占用了个，最高支持频率最高正常运行时钟频率，数据速率。

接口连接平台提供所有接口的连接线文件即的连线，在此文件中定义了与平台上所有元件，接口的连线，它们包括表接口连线接口名称连线数接口名称连线数接口超宽测试接口接口接口接口视频输出接口视频输入接口视频输出接口接口以太网接口用户用户输入开关用户按键开关时钟输入在使用过程中，开发者只需要将设计中实际使用的接口在文件中使能，同时将接口的内部管脚与设计中相应的连接线进行正确连接，即可使用此接口。

而设计中未曾使用的接口则维持默认不使能的状态，这样不会造成在般的情况下接口发生。

本章小节本章提出了高性能视频开发验证平台的设计，其设计目标为等高端的视频编解码器的开发，支持的分辨率，并有着相当广泛的应用领域。

在平台硬件系统方面，依然使用了子母板的结构，然而比上章中的编解码芯片开发系统在许多方面有了非常大的进步。

首先，平台设计中采用了大容量高速的器件，从而解决了原有系统在可编程逻辑硬件资源方面的限制其次整合了大容量高速外存储器，解决了视频图像的存储容量和数据带宽限制再次建立了高速的作为输入输出，解决了原有系统在输入输出数据方面的不足，为高分辨率视频码流的输入输出提供了足够的带宽提供三种外存储器可供选择，增加了平台设计的灵活性兼容性和实用性提供了稳定可靠的电源解决方案，以保证平台各部分复杂的电源需求最后，提供丰富的输入输出和测试端口，为调试和测试过程提供了极大的方便。

平台设计充分考虑到板载高速信号的特点，根据平台制作工艺的特征阻抗，给出了平台上走线的具体规则，以达到最佳的信号完整性。

对于平台上最高速的外接端口的终端，采用了并联终端方式的拓扑结构。

本章第四部分介绍了平台开发相应的端的应用软件和接口应用模块。

其中，我们为平台设计的各个接口应用模块，涵盖了从等等数据输入输出接口到的存储器接口等几乎平台所有实用功能的应用模块。

并在模块介绍后都给出了该模块工作的最高频率和在平台上占用的资源情况。

充分利用这些应用模块，可以给开发设计过程带来极大的便利。

这些设计给平台带来了高性能的特点，又有完善的应用模块和测试手段工具支持，提高了开发效率。

在保持平台兼容性和扩展性的同时，尽可能压低了成本。

第章基于高性能视