1、“.....使用异步可以在两个不同的时钟系统之间方便快速的传输数据。异步时钟是种先进先出的电路，用来存储，缓存在两个异步时钟域之间的数据。在异步电路中，由于时钟之间周期和相位的完全独立，因而数据的丢失概率不为异步的基本结构异步双端口，和控制逻辑。异步双端口采用公司定制核实现，定制个存储深度为的双端口。控制逻辑空满逻辑的原理是，判定满标志时，将读指针用写时钟同步后采样，与当前写指针起融入满判定逻辑判定空标志时，将写指针用读时钟同步后采样，与当前读指针起送入空判定逻辑。当同步读指针时，实际的读指针可能已经发生变化。这样从写操作的角度考虑，会发生少读的现象，即条件这个条件后面讨论满足，判定满，实际上可能未满，因为读指针可能仍在变化。同理，当同步写操作时，实际的写指针可能已经发生变化，因为读操作方看到的只是被同步的或者是被延迟的写指针，从而认定空，但其实仍在进行写操作，写指针仍在变化，但读操作方是看不见的。简而言之就是，当未满时，写操作方可能称已经满了，当未空时，读操作方可能认为已经空了。这样的效果好像是存储空间动态的缩小了，但是这毫无坏处，因为，如果在真正的空时，去读......”。

2、“.....去写，这才是真正的坏处。接下来我们分析判断空满的亚稳态信号对下级逻辑造成影响。两级寄存器的同步化处理单元由两个触发器串联而成，中问没有其它组合电路。这种设计可以保证后面的触发器获得前个触发器输出时，前个触发器已退出了亚稳态，并且输出已稳定。但是，这种方法同时带来了对输入信号的级延时，需要在设计时钟的时候加以注意。虽然亚稳态是不可避免地，但是采用格雷码可以有效地减少亚稳态的产生。由前面的分析可以看出，由地址直接相减和将地址相互比较产生空满标志都不可取。如何简单地进行直接比较，又不提高逻辑的复杂程度呢对地址加延时可以做到这点。设读地址为，用读地址产生读地址格雷码，将延拍得到，再将延拍得到。在绝对时间上，先后从大到小，相差个地址，如图所示。写地址也与此类似，即。利用这个地址进行比较，同时加上读写使能，就能方便而灵活的产生空满标志。以空标志产生为例，当读写格雷码地址相等或者还剩下个深度的字，并且正在不空的情况下执行读操作，这时标志设置为有效。即或，同理可类推满标志的产生逻辑。实现与仿真本设计完成了个完整的规格为双时钟通用异步的建模，并对该设计的编写测试向量进行行为级仿真......”。

3、“.....图给出了整个电路的仿真时序图。分析上面读写时序图中各状态变化和数据的传输情况，验证各状态信号时序正确，逻辑正确，功能仿真结果正确，整个的工作波形也符合设计要求。图双口异步读写仿时钟读出数据。读写指针的变化动作由不同的时钟产生。因此，对空或满的判断是跨时钟域的。如何根据异步的指针信号产生正确的空满标志，是异步设计成败的关键。本文提出种新颖的异步设计方案，它通过先比较读写地址并结合象限检测法产生异步的空满标志，再把异步的空满标志同步到相应的时钟域。通过仿真验证，该方法是稳定有效的。异步信号传输标志由写时钟产生。把写地址与读地址相互比较以产生空满标志。由于读写地址的变化由不同的时钟产生，所以对空或满的判断是跨时钟域的。如何避免异步传输带来的亚稳态以及正确地产生空满标志是设计异步的难点。读写地址产生逻辑读写地址线般有多位，如果在不同的时钟域内直接同步二进制码的地址指针，则有可能产生亚稳态。例如，读指针从变化到时，所有位都要变化，读指针的每位在读时钟的作用下，跳变不致，即产生毛刺。如果写时钟恰好在读指针的变化时刻采样，得到的采样信号可能是中的任何个，从而导致空满信号判断。由实践可知......”。

4、“.....解决这问题的有效方法是采用格雷码。格雷码的主要特点是相邻的两个编码之间只有位变化。图是格雷码产生的逻辑框图。在读使能或写使能信号有效并且空满标志无效的情况下，读写指针开始累加，进行读或写操作。二进制码与格雷码的转换是个异或运算。格雷码经寄存器输出格雷码指针。这种方法采用了两组寄存器，虽然面积较大，但是有助于提高系统的工作频率。空满标志产生逻辑正确地产生空满标志是设计任何类型的关键点。空满标志产生的原则是写满而不溢出，能读空而不多读。传统的异步把读写地址信号同步后再进行同步比较以产生空满标志，由于读写地址的每位都需要两级同步电路，大量使用寄存器必然要占用很大的面积。这种方法不适合设计大容量的。当读写指针相等也就是指向同个内存位置时，可能处于满或空两种状态，必须区分是处于空状态还是满状态。传统的做法是把读写地址寄存器扩展位，最高位设为状态位，其余低位作为地址位。当读写指针的地址位和状态位全部吻合时，处于空状态当读写指针的地址位谓的条件存储器的空满状态指示是整个设计的核心......”。

5、“.....当读，写指针相等的时候，要么是存储器满，要么是存储器空，必须加以区分。区分的方法有很多，种是当写指针追赶读指针时，输出几乎满标志，当读指针和写指针相等时，且几乎满标志有效，则判定为满当读指针追赶写指针时，输出几乎空标志，当读指针和写指针相等时，且几乎空标志有效，则判定为空。另种方法是通过对读写指针进行编码，将格雷码指针转换为二进制指针。这里的深度为，而指针采用位。当二进制编码中的最高位不致，而其他位都相等时，满，当二进制编码完全相等的时候，空。注意，指针不是影响空满标志的唯因素，产生空标志是读操作引起的空满标志相等，产生满标志的条件是，写操作引起的读写指针相等。例如存储深度为，即，读写指针宽度为位。上电复位后，读地址和写地址都为，向中写入个数据，写指针变为，而读地址仍然为，则满假设再进行次读操作，写指针为，读指针为，这就是空标志再进行次写操作使得写指针变为，而读指针仍然为，则满。空标志判断的语言描述满标志判断的语言描述相同而状态位相反时，处于满状态。传统的异步工作频率低面积大。下面将介绍种产生空满标志的新方法。随着设计规模的不断增大，个系统中往往包含多个时钟......”。

6、“.....而他们认为成本的设计不会有太大的影响,这是不对的,相反的,设计阶段的工程造价控制是最重要的步。关键词成本的施工项目成本管理的现状，投资决策阶段设计阶段的实施阶段的成本管理在市场经济工程造价管理的内涵即使在世贸组织和中国加入国际社会，中国建筑业如何有效控制施工成本的建设与管理的个重要组成部分。然而，目前的预算为建筑项目估算，预算，超预算决算的超级三仍然很普遍，最终导致严重损失的工程投资控制。工程造价管理的基本内容，合理确定和有效控制工程造价。设计选定的质量水平直接影响产品质量的设计水平,而设计产品质量的水平,直接影响定价的工程量。不同的设计单位对同项目的设计是不同的。同项目的不同设计研究院工程之间些方面的工程造价就存在分歧之间,我们假设设计由两个不同的设计院设计,施工图完成后,所要求的咨询单位成本做预算。当然不同设计院的项目的总成本是绝对不样的,而不定是成本高,比设计成本低,良好的设计往往是成本低,我们都知道,每个人有不同的设计风格,不同层次的设计作品自然因此选择设计单位,是管制的第步。通过招标选择设计单位,是个很好的方法......”。

7、“.....成本控制目标等等。作为项目成本项目贯穿整个过程，逐步可以分为投资决策阶段，设计和实施阶段。所谓工程造价的有效控制是优化施工方案和设计方案的基础上，在建设过程中的所有阶段，运用定的方法和措施，降低成本的项目有个合理的范围和成本控制在批准的范围。工程造价管理的现状工程造价管理工作的现状，工程造价管理制度形成于年代，年代起完善。性能的国家直接参与经济活动的管理。规定在设计阶段不同的估计或预算编制以及政府有关部门没有制定预算，内容，方法和审批，预算将提供固定成本的设备和材料和固定价格的预算编制，审批，管理机构，等。随着历史进程，恢复后，改革和发展，形成了比较完整的概预算定额管理系统。但是，随着社会主义市场经济的发展，系统的许多问题也暴露。般来说，概算是根据直接参与管理国家经济活动为前提。企业是不实际的经济实体。由于特色的计划经济，并且，在时间条件下的生产力，势必成为种短缺经济。成功的投资计划估计将接近般建设工程范围内的投资。这意味着两个设计合约,将帮助设计方案的选择和竞争机会,以确保获选设计先进的技术,独特的新颖性,适应性,以及控制工程造价。设计单位要努力提高自身素质......”。

8、“.....当代降低工程成本上动脑筋,以提高设计质量,力争把设计阶段的工程造价控制批准的投资上限。在严重的商品短缺的条件下，只要有定的投资水平，将些产出。在这种环境下，项目的规划和技术论证，就没有经济的分析。国家控制项目成本构成要素的设备和材料价格，工资和税收的分配。在这个相对稳定的经济环境，预算估计为核准项目成本，帮助政府进行投资计划中发挥重要作用。工程造价管理与成本管理的结合随着社会主义市场经济体制的建立，要求我们预测项目的投资控制。近年来，国际投资的项目开发的要求事先预控和中间控制。中国的传之间的接口带来了很多的问题。使用异步可以在两个不同的时钟系统之间方便快速的传输数据。异步时钟是种先进先出的电路，用来存储，缓存在两个异步时钟域之间的数据。在异步电路中，由于时钟之间周期和相位的完全独立，因而数据的丢失概率不为异步的基本结构异步双端口，和控制逻辑。异步双端口采用公司定制核实现，定制个存储深度为的双端口。控制逻辑空满逻辑的原理是，判定满标志时，将读指针用写时钟同步后采样，与当前写指针起融入满判定逻辑判定空标志时，将写指针用读时钟同步后采样，与当前读指针起送入空判定逻辑......”。

9、“.....实际的读指针可能已经发生变化。这样从写操作的角度考虑，会发生少读的现象，即条件这个条件后面讨论满足，判定满，实际上可能未满，因为读指针可能仍在变化。同理，当同步写操作时，实际的写指针可能已经发生变化，因为读操作方看到的只是被同步的或者是被延迟的写指针，从而认定空，但其实仍在进行写操作，写指针仍在变化，但读操作方是看不见的。简而言之就是，当未满时，写操作方可能称已经满了，当未空时，读操作方可能认为已经空了。这样的效果好像是存储空间动态的缩小了，但是这毫无坏处，因为，如果在真正的空时，去读，或者当真正的满时，去写，这才是真正的坏处。接下来我们分析判断空满的亚稳态信号对下级逻辑造成影响。两级寄存器的同步化处理单元由两个触发器串联而成，中问没有其它组合电路。这种设计可以保证后面的触发器获得前个触发器输出时，前个触发器已退出了亚稳态，并且输出已稳定。但是，这种方法同时带来了对输入信号的级延时，需要在设计时钟的时候加以注意。虽然亚稳态是不可避免地，但是采用格雷码可以有效地减少亚稳态的产生。由前面的分析可以看出，由地址直接相减和将地址相互比较产生空满标志都不可取。如何简单地进行直接比较......”。