子器之间有两个接口，第个是监测到数据传输的提示信号接口，另个是用于复位信号监测器的信号。图所示是内核与信号监测器连接示意图。图内核与信号监测器连接示意图内核与信号监测器得端口定义如表所示。表内核与信号监测器得端口定义表名称类型宽度说明输入信号监测器的指示信号基于的设计输出信号监测器复位信号串行发送端口移位寄存器在进行移位的时候，会将最高位输出，但是只有在发送数据的时候才需要将移位寄存器的数据串行输出，所以移位寄存器的输出端不能直接的连接到串行发送端上，它们之间需要添加个二选的选择器，如图所示。图串行发送端接口连接示意图图中的二选的输入信号分别是最高电平即逻辑和移位寄存器输出，选择信号连接到内核的个端口，输出连接到串行发送端口上。这样，内核就可以通过信号选择向发送的数据，在发送过程中将移位寄存器输出送到上，在其他的过程中则将高电平送到上。内核模块的状态机设计内核模块的功能是控制数据接收数据加载和数据发送的过程，这可以用状态机来实现。下面就按接收和发送的过程来介绍内核模块状态机的实现。数据接收过程数据接收过程的流程图如图所示，可以定义个状态空闲接收和接收完成，其状态变换图如图所示。内核模块在复位后进入空闲状态。如果信号监测器监测到数据到数据传输，会给内核发送个提示信号，内核监测到此信号就会进入接收状态。在内核由空闲状态转为接收状态过程中，需要进行系列的接收预备操作，包括将子模块复位选择移位寄存器穿行输入数据选择移位寄存器时钟等。进入接收状态后，波特率发生器开始工作，其输出波特率时钟驱动移位寄存器同步的存储接收端口的数据，并且其提示信号驱动计数器进行计数。当所以数据接收完成，计数器也达到了其计数的上阙，它会给内核发送个信号，使得内核进入接收完成的状态。内核进入接收完成状态的同时，会检查奇偶校验的结果，同时使得子模块使能信号无效以停止各个子模块。内核的接收完成状态仅仅保持个时钟周期，设置这个状态的作用是借用个时钟周期复位信号监测器，准备接收下次数据传输。数据加载和发送过程数据加载和发送的过程都是为了发送数据而设定的，所以将他们放在起进行介绍。可以用个状态实现上述的过程，即空闲加载发送和发送完成，其中的空闲状态就是内核复位后的空闲状态，和上面介绍的数据接收过程空闲状态致。数据加载和发送过程的状态转换如图所示。基于的设计图内核数据接收状态转换图图内核数据加载和发送状态转换图数据加载过程在数据发送过程之前。内核复位后进入空闲状态，当监测到发送控制信号有效时，便会加入加载状态开始数据加载。在进入加载状态的同时，内核会将移位寄存器计数器复位，并且通过选择信号使得移位寄存器的输入为内核产的串行数据序列，使得移位寄存器和计数器的工作时钟为系统时钟。进入加载状态后，内核会将完整的待发送序列加载到移位寄存器的数据输入端，发送的序列是和系统的时钟同步的，移位寄存器则在系统时钟的驱动下不断读入输入端数据并保存在内部的寄存器内。在移位寄存器加载数据的同时，计数器也在时钟的驱动下进行计数，由于多是工作在系统时钟下，所以所有数据加载时，计数器也达到了计数的上阙即串行数据的总量，它会产生个提示信号使得内核进入发送状态。内核进入发送状态的同时会改变几个选择信号，比如将移位寄存器时钟设为波基于的设计特率时钟，将计数器时钟设为波特率的提示信号，最重要的是将输出信号送到的发送端口上。发送的过程和接收类似，移位寄存器在波特率时钟的驱动下内部寄存器的数据串行的发送出去，同时计数器在波特率发生器的提示信号驱动下进行计数。内核在计数起到达计数器上阙后便进入发送完成模式，并且输出发送完成信号。内核模块的实现由于内核控制着所有的处理过程，并且还要跟大部分模块进行通信，所以它的实现代码比较复杂。为了能够便于理解，下面将分部分对其进行说明。实体声明上面的内容介绍了内核模块和其他模块之间的接口，需要将所有的接口都包括进去。表所示总结了所有的内核接口。表内核端口定义表名称类型宽度说明输入发送控制信号输入发送数据总线输出发送完成信号输出新数据接收信号输出接收数据总线输出接收信号输入信号监测器的指示信号输出信号监测器复位信号输出总线选择信号，选择奇偶校验的输入信号输入奇偶校验结果输出计数器时钟选择信号输出子模块复位信号输出子模块使能信号输入计数器计数到阙值的提示信号输出数据加载时所加载数据的串行信号，由内核产生，和系统时钟同步输出移位寄存器输入数据选择信号输入移位寄存器数据输出移位寄存器时钟选择信号除了上述得端口，内核模块的声明中还需要个类属参数，分别是，分别表示数据位个数总数据个数奇偶校验规则。内核的实体声明代码如下基于的设计和信号监测器的接口信号复位使能子模块的信号和移位寄存器的接口信号计数器时钟选择信号和计数器计数到达上阈的指示信号和奇偶校验器的接口信号输出选择信号提供给的接口信号内部信号定义在内核模块内部需要定义个信号，如下基于的设计其中信号是状态机状态信号，表示待发送串行序列的缓冲寄存器是发送序列的索引信号，在生成加载的串行发送序列时候需要使用。串行加载序列的生成方法串行加载序列的生成有两个步骤，第个步骤是将起始位数据位奇偶校验位的结果等存储到待发送串行序列的缓存寄存器内。这是通过个过程来实现的，过程的触发信号数据发送总线和奇偶校验输入信号，代码如下。此过程的功能出了村出奇偶校验结果外，还包括存储起始位的功能。生成串行加载序列,存储起始位第二个步骤是将寄存器序列中的数据发送到端口上，发送的时序应该和系统的时钟同步。此步骤也是利用个过程实现的，代码如下。其中是加载串行序列的索引，内核在加载过程中，每经过个时钟就会将增加。串行输入选择,复位将里面的数据送到端口上基于的设计复位处理内核模块是由信号复位的，此信号为低即表示复位有效。复位的处理是在个内核的主过程中实现的，代码如下主过程,信号监测器复位信号状态机当信号监测器监测到数据时，变为基于的设计复位子模块如果信号为，表示数据加载完成复位子模块子模块使能信号无效选择移位寄存器串行输入为串行加载序列基于的设计基于的设计模块每个出风口只保留个叶片，为了保证出风量，其出风口做成扁长的形状，将传统的方方的出风口设计成个扁长的长方形，这样就大大降低了原材料成本与注塑与装配工时成本第二方面是在出风口的拨轮与风门的连杆结构上做文章，传统的拨轮与风门连杆结构有三个零件组装而成，分别为拨轮连杆风门，而丰田汽车通过改变其结构将拨轮与拨轮注塑成个零件，这样就减少了个零件，减少了道装配工序，减少了装配工时成本，减少注塑成本，及衍生的相关的设备工装投入的减少。德国人绞尽脑汁想如何使产品更可靠，日本人绞尽脑汁想如何让产品在满足使用的情况下让成本更低，而我们国内车厂可能这两方面都没考虑过，只考虑如何让供应商把成本降得更低，而不去考虑在设计上降低成本，在这些方面我们确实应该向日本人学习。参考文献钱强汽车电气与电子技术同济大学年致谢作为工作在最基层的劳动者，总是寻找各种提升自己工作能力的机会，单位领导给了我这次深造学习的机会倍感珍惜，能加入本大学，有幸能成为其中的员，却是从前没有奢望过的，因此得到这样的机会，就倍感珍贵。我要感谢学院给予我这次难得的学习机会，使我能够收获如此多的如此精彩的知识和感受。因此，在论文即将完成之际，我想向曾经给了我许许多多帮助和支持的人们表示由衷的感谢。感谢我的导师张老师。在整个学习和论文指导过程中，他充分体谅我们这些工作任务及其繁重的学生，总是牺牲个人的休息时间为我们作指导。让我在专业知识上收获巨大，这些都将对我产生深远的影响，使我终生受益。在此，我衷心感谢张军老师对我的关心和指导，祝愿他身体健康，阖家幸福,衷心地感谢在百忙之中抽出时间审阅拙作的专家教授，希望能够得到各位师长的不吝赐教，使自己早日成为名合格的毕业生,的硬件电路保护的设计尤为重要，红旗检阅车的供应商最开始对汽车用电器理解不够，认为汽车用电器与民用电器样，要按规范操作，不能野蛮操作，所以最开始并未为的主芯片的输入输出管脚做保护，所以连续几台车在拔下后，烧毁，原因是在拔下的瞬间，不能保证供电管脚的接地线最后分离，如果最后分离的不是接地的那个管脚，则电流将改道从输入或者输出的管脚中走，这样就造成电路的烧毁，而且输入输出管脚远多于电源的管脚数量，所以烧毁的几率特别大后来供应商改进了设计，在外围电路增加了保护，但是经常出现死机不能复位的现象断电后回复正常，这就是保护过当造成的，所以电路保护要设计的适当，不能过大也不能过小。出厂前需经过充分的测试与试验验证随着科技的发展，现在的汽车电气网络般都是通讯网络，各电气之间通讯非常重要，而通讯不同于传统的硬线链接，只要物理链接可靠通讯就没有问题，而通讯比较抽象且网络节点繁多而复杂，能够做到流畅通讯比较不容易，开发初期的电气问题很多都是通讯不畅造成的问题，例如红旗曾出现过抬起制动踏板以后，制动灯仍然是点亮的状态，踏板开关工作正常，后经网络信号测试，发现当制动踏板抬起时，未采集到该信号，但是网关已经把该信号发送到了网络，原因是的通信故障，后来与供应商反复交流得知，供应商根本没有网络子器之间有两个接口，第个是监测到数据传输的提示信号接口，另个是用于复位信号监测器的信号。图所示是内核与信号监测器连接示意图。图内核与信号监测器连接示意图内核与信号监测器得端口定义如表所示。表内核与信号监测器得端口定义表名称类型宽度说明输入信号监测器的指示信号基于的设计输出信号监测器复位信号串行发送端口移位寄存器在进行移位的时候，会将最高位输出，但是只有在发送数据的时候才需要将移位寄存器的数据串行输出，所以移位寄存器的输出端不能直接的连接到串行发送端上，它们之间需要添加个二选的选择器，如图所示。图串行发送端接口连接示意图图中的二选的输入信号分别是最高电平即逻辑和移位寄存器输出，选择信号连接到内核的个端口，输出连接到串行发送端口上。这样，内核就可以通过信号选择向发送的数据，在发送过程中将移位寄存器输出送到上，在其他的过程中则将高电平送到上。内核模块的状态机设计内核模块的功能是控制数据接收数据加载和数据发送的过程，这可以用状态机来实现。下面就按接收和发送的过程来介绍内核模块状态机的实现。数据接收过程数据接收过程的流程图如图所示，可以定义个状态空闲接收和接收完成，其状态变换图如图所示。内核模块在复位后进入空闲状态。如果信号监测器监测到数据到数据传输，会给内核发送个提示信号，内核监测到此信号就会进入接收状态。在内核由空闲状态转为接收状态过程中，需要进行系列的接收预备操作，包括将子模块复位选择移位寄存器穿行输入数据选择移位寄存器时钟等。进入接收状态后，波特率发生器开始工作，其输出波特率时钟驱动移位寄存器同步的存储接收端口的数据，并且其提示信号驱动计数器进行计数。当所以数据接收完成，计数器也达到了其计数的上阙，它会给内核发送个信号，使得内核进入接收完成的状态。内核进入接收完成状态的同时，会检查奇偶校验的结果，同时使得子模块使能信号无效以停止各个子模块。内核的接收完成状态仅仅保持个时钟周期，设置这个状态的作用是借用个时钟周期复位信号监测器，准备接收下次数据传输。数据加载和发送过程数据加载和发送的过程都是为了发送数据而设定的，所以将他们放在起进行介绍。可以用个状态实现上述的过程，即空闲加载发送和发送完成，其中的空闲状态就是内核复位后的空闲状态，和上面介绍的数据接收过程空闲状态致。数据加载和发送过程的状态转换如图所示。基于的设计图内核数据接收状态转换图图内核数据加载和发送状态转换图数据加载过程在数据发送过程之前。内核复位后进入空闲状态，当监测到发送控制信号有效时，便会加入加载状态开始数据加载。在进入加载状态的同时，内核会将移位寄存器计数器复位，并且通过选择信号使得移位寄存器的输入为内核产的串行数据序列，使得移位寄存器和计数器的工作时钟为系统时钟。进入加载状态后，内核会将完整的待发送序列加载到移位寄存器的数据输入端，发送的序列是和系统的时钟同步的，移位寄存器则在系统时钟的驱动下不断读入输入端数据并保存在内部的寄存器内。在移位寄存器加载数据的同时，计数器也在时钟的驱动下进行计数