位进位，重读重新开放中断脉冲计数电路图编码器电路两端为编码器的两个脉冲的初端，是光耦起到电频转换和光电隔离的作用，是触发器是起到判断编码器连接机构正反转的作用，最后读到单片机的端。为或门，是单片机脉冲数的读取的端口。显示模块本节是利用模块的方式实现与数码显示接口的。模块方式的功能简介主同步串行口模块是用来与其他外围串行接口或其他微控制器芯片进行通信串行接口。外围设备可以使串行移位寄存器显示电路及转换器等。有以下种工作方式串行外围接口芯片间总线。其中方式可允许同时同步发送接收位数据，其种工作方式时相似的。为完成通信任务，需用如下个引脚串行数据输出串行数据输入串行时钟。另外，当工作在从动工作方式时，可能还需要第个引脚从动选择。对进行初始化时，需要指定几个选项，即通过对寄存器的和寄存器的进行编程来实现。这些控制位可以确定以下工作方式和参数主控方式为时钟输出从动方式为时钟输入时钟极性为空闲状态数据输入采样相位数据输出时间的中间或末尾时钟边沿在信号的上升下降沿时输出数据时钟速率仅用于主控方式从动选择方式仅用于从动方式。主同步串行口由个发送接收位移寄存器和个缓冲寄存器组成。寄存器用于芯片的数据移入或移出，高位在前。接收的数据准备好以后，才会把保存的数据写入到。旦接收到数据的第位，就立即将其送入寄存器中，然后缓冲区满检测位寄存器的和中断标志位寄存器的都被置为。这种接收数据的双缓冲方式允许在刚接收到的数据被读取之前就开始下个数据接收。在发送接收数据期间，任何对的写操作都是无效的，同时写冲突检测位即的被置为。必须用软件将清，以便判定下个数据对寄存器的写操作是否成功完成。当应用软件要接收个有效数据时，应该在下个需要发送的数据字节写入寄存器之前，读出寄存器中的数据。缓冲区满检测位为时即寄存器的，表示接收到了数据并送入了寄存器中。在对寄存器进行读操作时，位被自动清。如果仅是个发送器，这个数据就可能是不相关的。般情况下，中断用来确定发送或接收的完成时间。中的数据必须读出或对其进行发送写操作。如果不想使用中断的方法，可以用查询的方法可以查询或个标志位中的任意个，确保不会发送冲突。和的地址定义如下同步串行口状态寄存器地址各位的定义Ā本次设计为主控工作方式，置为，其定义如下位主控工作方式下在输出数据末尾采样输入数据位工作方式下的时钟沿选择位。工作方式下时，在串行时钟的上升沿发送数据时，在串行时钟的下降沿发送数据位Ā数据地址位仅用于方式。最后接收或发送的字节是地址。位停止位，最后未检测到停止位。位起始位，最后未检测到起始位。位读写位信息仅用于方式。主控工作方式下不进行发送。位地址更新仅用于位方式。不需要更新寄存器中的地址。位缓冲区满状态位。接收时接收未写成，缓冲区空。同步串行口控制寄存器地址各位的定义本次设计中寄存器的置为，的工作方式，其定义如可读写可写位未用，读出时为上电复位值。下位写冲突检测位。未发生冲突。位接收溢出标志位。未发生接受溢出。位同步串行口时能位。允许串行口工作并设定位串行口引脚位时钟极性选择位。时钟高电平为空闲状态。位主控工作方式。时钟显示程序设置为输入方式设置为输出方式设置为输出方式关闭所有中断设置寄存器设置的控制方式，允许方式，并且时钟下降沿发送数据设置显示缓冲器的初始数据地址空航天大学出版社致谢通过这次毕业设计，让我真的学到了很多单片机方面的知识，由于我本来是学机械设计制造及其自动化的，因此在电机控制和单片机应用上比较不了解。是这次毕业设计使我慢慢地对其了解。我从学习单片机的定时开始到数码显示，从不知道芯片是什么到队单片机的了解与应用，我确实成长了很多。本文从选题的确定，论文的写作修改到最后定稿得到了我的指导老师张方明老师的悉心指导。他严肃的科学态度，严谨的治学精神，精益求精的工作作风，深深地感染和激励着我。从课题的选择到项目的最终完成，张老师都始终给予我细心的指导和不懈的支持。特别是他多次询问写作进程，并为我指点迷津，帮助我开拓思路，精心点拨，热忱鼓励。在此，谨向张方明老师致以诚挚的谢意和崇高的敬意。设置显示缓冲器的初始数据地址判别是否已经累计了个显示的数据送至后开始逐位发送查表子程序清高位进位向左循环移位次调整中位调整中高位调整位逐位调整是否加是否大于是否加是否大于显示电路实验结果与讨论本次设计的实验电路如下图所示程序下载接口编码器连的光耦编码器插座电源插座电源插座个个数码管电源插座传感器插座传感器连的芯片复位开关编码器。由于本次设计所用的编码器发出的脉冲太弱，在没有脉冲放大电路的加入时无法接通光耦，所以产生的脉冲如图中，端为，端为。实验示波器显示波形如下图所示相波相波但是经过实验测量光耦出来端脚直为高电平，说明光耦直没导通，所以要将编码器里出来的信号放大整形，因此采用以下改进方案以编码器端为例端和端同样接法装个三极管和上拉电阻组成的电路或者在端直接接个反相驱动器在和光耦连上显示。本次实验在显示这块所显示的实验结果和预想的总是不样，经过几天的实验终于发现原因。由于实验所用的数码管和设想电路中的数码管内置管脚相反，因此查表子程序计算时的二进制应该和其自身相反。设想管脚分布如图下表为原查表程序和改后的程序读数原进制原二进制改后进制改后二进制