1、“.....进入数据刷新循环，对缓冲区数据解包，分包到对应各槽各类型板卡的数据缓冲区。每次软件定时器中断引起主控制卡逐对接口机箱中每个已定义的槽中的下位功能板卡刷新次。过程中启动了看门狗监视每个刷新过程，看门狗监视定时器超时将导致系统复位，这种故障复位与系统上电后自动复位不同，设计中采用上电复位令牌用以区分。总线控制卡刷新下位功能板卡通过本地总线进行，首先由片选信号选中块功能板卡，由于功能板卡本身也设有数据缓冲器或寄存器，主控制卡可以读写方式武汉理工大学硕士学位论文信号控制通过本地总线的位数据总线和位地址线完成数据交换。信号是个握手信号，信号为低时，总线控制卡才可以进行对下位功能板卡的数据进行读写操作，否则等待。当总线控制卡不能操作下位功能板卡时，可以发出信号，强制复位。这可以避免因突发性干扰引起的系统超时或死机......”。

2、“.....总线控制卡对系统各个主要参数跟踪判断动态刷新各下位功能板卡，防止因暂时性偶然性故障造成的数据遗失出错，并且保证在极短的时间片内对下位功能板卡进行次刷新，缩短系统响应时间。硬件设计并行接口总线控制卡是插在下位接口机箱的第号槽的接口机箱的主控制单元，采用总线控制的方式对接口机箱各总线槽中的功能板卡进行控制和数据交换。接口系统的机箱总线采用个金手指式总线，分电源线地线控制信号线地址总线和数据总线，总线定义参见附录。机箱总线定义电源线由于机箱总线和接口卡连接，因此总线为接口卡提供所需电源，包括和电源。接地线方面供应电源使用，方面也可用以消除或降低干扰。地址总线地址需通过总线送到接口机箱总线插槽上，总线控制卡插在总线槽后，地址信号经卡上译码电路进行解码，选择插卡上的具体端口。接口机箱总线设有根片选有效线连接槽......”。

3、“.....总线上还设有四根地址线，用以接口卡的相应通道选择。数据总线机箱数据总线是位总线，是最繁忙的条通道。采用并行方式传输数据信号，用以传送往来于主控制卡和各个插槽的下位功能板卡的数据信息状态信息和控制命令信息。控制信号线接口机箱设有根控制信号线，即和控制信号线。和是主控制卡用以从总线上读数据或写数据的控制线控武汉理工大学硕士学位论文制信号线用于总线控制卡和卡卡数据交换过程，或卡的应答通知总线控制卡数据接到或数据发出有效信号。总线控制卡对并行接口读写操作时，机箱总线上将维持有效信号控制信号线是机箱数据总线是否有效的反应，因为是从总线控制卡的并行接口的三态数据总线缓冲器的使能端导出的控制信号线。并行接口总线控制卡设计有并行接口和接口机箱总线连接，事实上是和多个下位功能板卡并行连接......”。

4、“.....在下位功能板卡上还设置了输入输出数据寄存器状态寄存器和控制寄存器，是用于各个通道的数据输入输出，跟踪板卡工作状况和存储控制命令。总线控制卡的并行接口设计原理如图。数据总线缓冲器数据总线缓冲器是连接系统数据总线的部分，它起到缓冲与驱动作用，以减轻系统总线负担，同时由于采用双向三态逻辑，因此可以由内部逻辑控制改变输入或输出的方向。发送到外设的控制信息数据信息以及从外设读入的状态信息和输入的数据信息都经过数据总线缓冲器......”。

5、“.....采用系统读控制信号控制数据总线缓冲器的数据流方向。联络控制逻辑联络控制逻辑接收总线控制卡发出的读写控制信号以及由外设送来的应答信号，并将的读写控制信号变为对内部的各个寄存器的读写信号和机箱总线的控制信号。总线控制卡的联络控制逻辑是由可编程逻辑器件编程实现的，系统信号，控制信号控制信号都参与了逻辑组合。地址缓冲及译码电路地址总线缓冲及译码电路接收系统地址总线并加以缓冲驱动，通过内部译码电路产生接口机箱各个槽中的功能板卡的端口地址和板卡各个输入输出寄存器的端口地址。总线控制卡采用译码器，输出到号槽的地址线，构成了接口机箱各个槽的端口地址采用经三态缓冲器输出的系统地址线组合，作为各个下位功能板卡输入输出寄存器的地址译码信号。复位电路每次上电时，都应复位，的复位电路可以有多种形式......”。

6、“.....采用复位电容和单稳电路都是可行的办法。主控制卡的复位电路具有手动按键复位功能和上电复位两种功能。复位电路采用带施密特触发器输入端的双单稳态多谐振荡器实现，具体电路参见附录。实际是在个片子上集成两个相同的高性能单稳态电路。每个多谐振荡器有个负跳变触发输入端和个正跳变触发输入端，两者均可做禁止输入端。脉冲触发出现在个特定的电压电平上，与输入脉冲的跳变时间无直接关系。旦触发，输出就与负跳变触发输入端和个正跳变触发输入端的输入以后的跳变无关。输出脉冲宽度仅是定时元件的函数，或者输出脉冲可以被直接清除脉冲所终止。输入脉冲相对于输出脉冲来说可以是任意宽度。通过选择适当的定时元件，输出脉冲宽度可以调节到所需的数值范围。主控制卡采用的晶振，的状态周期由振荡器分频获得状态周期复位至少需要个状态周期时间......”。

7、“.....复位电路的定时元件是定时电阻和定时电容，它们的连接方法参见图。脉冲宽度的关系为输出主控制卡的定时电阻为，定时电容，则输出脉宽理论计算的输出脉宽足够满足主控制卡复位的定时要求，在仿真和调试过程也得已验证。主控制卡和通信卡的复位电路都选用了带施密特触发器输入端的双单稳态多谐振荡器实现参见附录，板卡的及晶振也都相同，因此定时元件选择相同的参数。总线接口电路遵循的标准模型，分为数据链路层和物理层。在工程上，这两层通常由控制器和收发器实现的。当前，市面上有两种总线器件可供选择种是带有片上的微控制器，如等，使用这种集成器件方便用户制作印制板，电路图也更紧凑另外种是独立的控制器，如的公司的以及具有接口，方便连接等，使用独立的控制器其潜在的优势是，系统开发人员可以根据所需从众多种类的单片机中选择最理想的设计方案......”。

8、“.....与总线上上位通信卡正常数据通武汉理工大学硕士学位论文信。接口电路包括总线控制芯片光电隔离器件总线收发器以及些保护电路等。总线接口电路图如图所示。有两种模式模式和模式，其全面支持协议。有关的详细功能特点已经在前面介绍，这里不再叙述，对于微处理器而言，是个总线接口，片内的存储单元相对来说是片外的数据存储器。因此，可以按照扩展片外数据存储器的形式来访问的寄存器地址，是控制器的微处理器，把的和的相连就构成个最小系统节点。作为微控制器的片外扩展芯片，其片选引脚接在微控制器的地址译码器上，从而决定了控制器各寄存器的地址，通过读写外部数据存储器的形式来访问。在接口电路中我们必须将的脚悬空，引脚的电位必须维持在约上，否则将不能形成协议所要求的电平逻辑......”。

9、“.....然后下传给下位机箱的各功能板卡实现控制功能，当总线智能控制卡接收到下位机的上传数据，的中断输出脚就会被激活，出现个由高电平到低电平的跃变，产生个中断，从而引发微处理器产生中断，通过中断处理程序接收每帧信息并通过总线上传给上位机进行分析，以便及时纠正误码错码。在进行电路设计时我们还特别注意为进步提高系统抗干扰能力，在控制器和控制器接口之间加接光电隔离芯片，并采用变换器隔离电源通信信号传输到导线的端点时会发生反射，反射信号会干扰正常信号的传输，因而总线两端那两个的电阻，对匹配总线阻抗起着相当重要的作用。忽略掉它们，会使数据通信的抗干扰性和可靠性大大降低，甚至无法通信第脚与地之间的电阻称为斜率电阻，它的取值决定了系统处于高速工作方式还是斜率控制方式。把该引脚直接与地相连，系统将处于高速工作方式。在这种方式下......”。