数值开始执行加运算。表生成与流程控制模块图核心控制模块框图功能实现值计算实现表写入读出输出控制信号输出移位寄存器控制信号控制的写入查找匹配判冲突判断匹配长度计算偏移量判断是否移动到末尾。说明通过计算出值，再据值执行对表的写入读出，若当前地址与表中的地址之差小于则表示表中的地址有效，若大于则表示表中的地址无效，写入当前地址再计算下个数据的值重复上面的步骤。当表中的地址有效时，比较该地址起往后的个字节与是否相同，若相同则代表匹配，不同则重复上述步骤直到匹配。查找到匹配后再计算偏移量。同时在查找过程中通过不同状态控制等控制外围模块实现相应的功能，使得查找匹配继续往下进行。计算模块图计算模块框图功能对不可匹配字符进行缓存计算不可匹配字符长度计算高位大小给出写入控制时写入的时机。说明内部有个的用于对不可匹配字符进行缓存。匹配长度计算模块图匹配长度计算模块框图功能计算匹配长度计算后位大小。说明通过进行计数，计算匹配长度大小，最后个序列为。通过匹配长度大小判断后位的大小。写入控制模块图写入控制模块框图功能控制生成数据按照规则写入输出缓存。说明通过输入的条件进行判断当前写入数据，控制写入状态切换。写入分为个状态写入字符串写入如果不为，写入。如果不为，写入。最后写入。核性能用实现的算法的单核压缩数据速度肯定没有的压缩速度快，因此的优势在于并行处理可以添加多个核进行同时处理，但是的资源有限，减少单核的资源开销就可以实现更多核的并行处理，从而提高压缩速度。开发环境表开发环境开发板芯片型号开发平台资源消耗情况表资源消耗情况资源列表已使用的资源可使用的资源百分比下图给出了资源消耗条形图图资源消耗条形图压缩速度核主频。通过计算可以得出压缩速度为。第六章无损压缩算法硬件实现功能测试验证数据压缩的正确性不能只是对于时序进行分析，通过压缩解压后比较两个文件是否相同才能完全说明数据压缩的功能正确，因此本章节描述了如何进行小规模数据测试来验证压缩核的正确性。测试框架图原始文件通过串口调试助手从机传输给，内部通过数据接口读取数据到个缓存区域中，当输入结束后再启动压缩程序。压缩结束后同样通过数据接口将压缩后的数据传输到机上，机接收到压缩文件后，通过程有，但是只要资源充足，可以无限制的添加很多个核进行并行处理，最后的结果肯定会比处理更加快速。在实现的过程中，通过不断的优化及修改，对于遇到的问题做些总结。对于算法实现来说并不算太难，难的是如何提高性能。从最开始的到最后的，总共经历了次推到从头开始再规划硬件结构优化算法流程以及重新编写程序。提高硬件性能无非就如下几个方面主频处理流程以及并行优化。想提高主频，关键路径的组合逻辑就不能太长，否则数据延时将影响整个程序的性能，甚至导致无法正常运行。其次就是优化处理流程，将些不急需的处理延后，或者将些流程提前实现并行处理。最后就是对程序进行并行优化了，将些信号进行提前或者延时实现并行处理提高处理速度。参考文献吴乐南数据压缩电子工业出版社,,,,,,,,,,,,仇佩亮序列最多时速度最慢，则按照不可压缩与可压缩各占半，以及每个序列包含个不可匹配字符与个可匹配字符计算，则最小速度为。最大压缩速度只要单位时间内产生的序列越少，压缩速度越快。则按照极限计算，全是不可匹配字符或者几乎全是可匹配字符的情况下，压缩速度接近于。各方案优缺点分析资源消耗比较由于核对块的消耗最大，所以只要足够其余资源也就满足消耗。方案占用大小为方案二占用大小为方案三占用大小为压缩速度比较由上述分析可得方案压缩速度为方案二压缩速度大约为方案三压缩速度为最佳方案选择下表给出了三种方案的优缺点比较表各方案优缺点比较特点优点缺点方案添加个宽位深的表存储与表中对应的位的字节，检测是否匹配或冲突时可直接输出比较，减少时序。硬件易于实现，每次循环完成值计算判断。占用资源多，速度慢。方案二去掉宽位深的表，返回匹配处，读取匹配的个字节与当前个字节进行比较查找冲突。减少计算开销，采用流水线形式，计算值的同时输入数据，不用输入数据后再等待计算检测冲突后执行下步，提高速度。占用资源少，可以实现更多的核并行使用。时序变长，最低压缩速度无法保证。方案三添加个宽位深的表存储与表中对应的位的字节，检测是否匹配或冲突时可直接输出比较，减少时序。减少计算开销，采用流水线形式，计算值的同时输入数据，不用输入数据后再等待计算检测冲突后执行下步，提高速度。占用资源不算多，压缩速度快且稳定不受冲突的影响。硬件实现比较困难，时序紧凑对于原来的官方格式，没有足够的时间进行处理计算。由表可以看出，在速度与资源上，方案三的优势比较大，对应缺点可以通过更改输出格式来解决，具体格式见第节。第五章无损压缩算法硬件实现通过以上章节描述，确定选择方案三后，通过开发板来实现并验证方案三的功能与性能，下面主要介绍硬件实现各个模块的功能。核总体框架想要输入数据开始压缩之前将复位信号置，和置，然后输入数据以及数据地址，每个数据对应个地址，输入结束后，将和置，当为时表示可以输出数据，数据大小为，将之内的数据通过输出，是其对应的地址。下图给出了核总体框架图核总体框架接口说明如下表表接口说明接口名称输入输出说明输入数据地址输入数据输入使能有效缓存写入使能有效复位有效输出数据地址输出数据压缩后的数据大小压缩完成标志有效压缩验证结构图下图给出了压缩验证结构图图压缩验证结构图添加数据接口用做输入输出，便于对数据进行功能性验证，将压缩后的数据通过数据接口传回电脑处理。核内部模块功能说明控制模块图控制模块框图此模块功能为对执行加和复位运算。说明当复位信号有效时，为。当信号为时，对执行加运算。移位寄存器控制模块移位寄存器控制模块如下图所示图移位寄存器控制模块框图移位寄存器功能为将从输入缓存中读取的数据通过移位寄存变成位的数据，便于核心控制模块中计算值等运算。说明当复位信号有效时，为。当信号为时，对执行加移位运算，是的前位。控制模块图控制模块框图功能实现对的写入复位以及加计算。说明是复位信号，复位后为。如果为，则等于如果为，则从当前信息作芯片内部具有完善的保护电路功能，如电流限制和热关断功能等同时芯片可提供外部输出控制端口在三端稳压集成电路领域具有广泛的应用。系统采用和的外部电源，高频电源模块提供输入到正负电压输出，满足运放的供电要求。同时选用了开关稳压集成芯片，它利用的电源来产生模拟电源提供给转换芯片。芯片稳压电源，作用是输入电压转电压输出。进而提供给和转换芯片，电源电路原理图如图图电源电路抗干扰设计在整个数据采集系统的设计过程中，为了完成相应的功能，实际设计中用到的有模拟器件和数字芯片，同时整个电路中既有模拟电路也有数字电路，由于它们各有不同的特性，因此电路中必然有干扰。而且电路中系统的工作频率很高，这很容易产生高频干扰和电磁干扰。因此在设计过程中要考虑很多因素的影响，为了提高系统的稳定性，抗干扰措施必不可少。在设计本系统时我的处理方法集中在以下两个方面。印制电路板走线设计方面高速电路系统中,对于模拟电路和数字电路共存的情形，在设计时，相应的器件布局在对应的电路部分，也就是把模拟电路和数字电路分别走线，地线要尽可能的加粗，地线的宽度最好在以上，因为加粗导线能够降低导线线路阻抗，从而弱化干扰。同时将电路中没有占用的面积铺满地，元器件的摆放要尽量依据输入输出关系就近放置，使元器件相互之间的走线尽可能的缩短，布线时还要相似功能的走线长度相等且平行。这样就使整个印制电路板上的模拟地线电势几乎相等，同时使线路板上的地线阻抗较小，整个就有很稳定的零电平点，从而可以抑制高频干扰。电路设计方面系统采用的是的晶体芯片，在电路中让晶体距离主控芯片很近，同时晶体下没有布置信号线，把地线铺满时钟线的下面，这样能够降低时钟线对其它信号线的干扰，尤其是降低对差分信号线的干扰效果更佳在供电电源引脚周围，不可避免的会产生电流噪声，依据电子元器件特点和电路设计经验，采用滤波旁路电容来滤除，即应用瓷片电容和胆电容并联的形式，来实现旁路滤波。而且，数字电路和模拟电路混合设计过程中，数字部分会对模拟部分产生干扰，设计中应用的解决办法是，对于电源来说，用电感将电源隔离开对于接地，先铺满地线，再用磁珠接在电源上，进行共地处理，这样很好的解决了电磁干扰。图采集实物按照设计理论和思路，绘制焊接和制作完成的采集系统的硬件实物分为两个部分。个是数据采集电路板,另个是接口电路板，数据采集电路和接口电路的实物分别如图和所示。图实物系统软件设计高速数据采集系统的软件设计工作包括内部模块的时序逻辑控制部分应用软件编写上位机界面以及在环境下编写单片机的固件程序，其中内部模块是用语言实现的使用的是语言即图形化编程原理，由美国公司研发。下面分别给予介绍。设计内部的存储模块负责在的与采集芯片之间的数据传输与控制。而接口模块则根据中的数据状态标志，把缓存的数字信号通过传给计算机。也就是说产生数据采集信号调理和所需的全部控制信号。实现对传输数据的缓存存储读入写出控制时钟信号以及对的控制等功能模块。在本文设计的数据采集系统中，内部被划分为四个主要模块数值开始执行加运算。表生成与流程控制模块图核心控制模块框图功能实现值计算实现表写入读出输出控制信号输出移位寄存器控制信号控制的写入查找匹配判冲突判断匹配长度计算偏移量判断是否移动到末尾。说明通过计算出值，再据值执行对表的写入读出，若当前地址与表中的地址之差小于则表示表中的地址有效，若大于则表示表中的地址无效，写入当前地址再计算下个数据的值重复上面的步骤。当表中的地址有效时，比较该地址起往后的个字节与是否相同，若相同则代表匹配，不同则重复上述步骤直到匹配。查找到匹配后再计算偏移量。同时在查找过程中通过不同状态控制等控制外围模块实现相应的功能，使得查找匹配继续往下进行。计算模块图计算模块框图功能对不可匹配字符进行缓存计算不可匹配字符长度计算高位大小给出写入控制时写入的时机。说明内部有个的用于对不可匹配字符进行缓存。匹配长度计算模块图匹配长度计算模块框图功能计算匹配长度计算后位大小。说明通过进行计数，计算匹配长度大小，最后个序列为。通过匹配长度大小判断后位的大小。写入控制模块图写入控制模块框图功能控制生成数据按照规则写入输出缓存。说明通过输入的条件进行判断当前写入数据，控制写入状态切换。写入分为个状态写入字符串写入如果不为，写入。如果不为，写入。最后写入。核性能用实现的算法的单核压缩数据速度肯定没有的压缩速度快，因此的优势在于并行处理可以添加多个核进行同时处理，但是的资源有限，减少单核的资源开销就可以实现更多核的并行处理，从而提高压缩速度。开发环境表开发环境开发板芯片型号开发平台资源消耗情况表资源消耗情况资源列表已使用的资源可使用的资源百分比下图给出了资源消耗条形图图资源消耗条形图压缩速度核主频。通过计算可以得出压缩速度为。第六章无损压缩算法硬件实现功能测试验证数据压缩的正确性不能只是对于时序进行分析，通过压缩解压后比较两个文件是否相同才能完全说明数据压缩的功能正确，因此本章节描述了如何进行小规模数据测试来验证压缩核的正确性。测试框架图原始文件通过串口调试助手从机传输给，内部通过数据接口读取数据到个缓存区域中，当输入结束后再启动压缩程序。压缩结束后同样通过数据接口将压缩后的数据传输到机上，机接收到压缩文件后，通过程有，但是只要资源充足，可以无限制的添加很多个核进行并行处理，最后的结果肯定会比处理更加快速。在实现的过程中，通过不断的优化及修改，对于遇到的问题做些总结。对于算法实现来说并不算太难，难的是如何提高性能。从最开始的到最后的，总共经历了次推到从头开始再规划硬件结构优化算法流程以及重新编写程序。提高硬件性能无非就如下几个方面主频处理流程以及并行优化。想提高主频，关键路径的组合逻辑就不能太长，否则数据延时将影响整个程序的性能，甚至导致无法正常运行。其次就是优化处理流程，将些不急需的处理延后，或者将些流程提前实现并行处理。最后就是对程序进行并行优化了，将些信号进行提前或者延时实现并行处理提高处理速度。参考文献吴乐南数据压缩电子工业出版社,,,,,,,,,,,,