的单个计数器符号及端口功能如图所示图待测信号脉冲计数模块顶层图其程序清单如下。需要设置四个输出端，即和，并由这四个输出端输出四位码来表示十进制数。需要说明，上述十进制计数器都是满进，且进位时计数器清零并重新计数。计数电路模块中结构相同的单个十进制计数器在内部进行连接就可组合成为个完整的计数电路模块。为实现系统功能，十进制计数器需要设置三个输入端即被测信号输入端计数器状态清零端和计数器工作使能端选通控制信号的宽度为，那么待测信号的频率等于计数结果的倍。该模块将对输入信号进行十进制计数。它虽然由多个十进制计数器组成，但采用后，设计时只要先制作个单个的十进制计数器，然后再将多个数选通控制信号，为计数器清零信号。在计数器清零信号清零后，当计数选通控制信号有效时，开始对待测信号进行计数。如果计数选通控制信号的宽度为，那么计数结果就为待测信号的频率如果计数，待测它虽然由多个十进制计数器组成，但采用后，设计时只要先制作个单个的十进制计数器，然后再将多个数选通控制信号，为计数器清零信号。在计数器清零信号清零后，当计数选通控制信号有效时，开始对待测信号进行计数。如果计数选通控制信号的宽度为，那么计数结果就为待测信号的频率如果计数，待测信号脉冲计数电路模块待测信号脉冲信号脉冲计数电路是对待测脉冲信号的频率进行测量，它可由个十进制加法计数器组成，其中为计，待测信号脉冲计数电路模块待测信号脉冲信号脉冲计数电路是对待测脉冲信号的频率进行测量，它可由个十进制加法计数器组成，其中为计数选通控制信号，为计数器清零信号。在计数器清零信号清零后，当计数选通控制信号有效时，开始对待测信号进行计数。如果计数选通控制信号的宽度为，那么计数结果就为待测信号的频率如果计数选通控制信号的宽度为，那么待测信号的频率等于计数结果的倍。该模块将对输入信号进行十进制计数。它虽然由多个十进制计数器组成，但采用后，设计时只要先制作个单个的十进制计数器，然后再将多个结构相同的单个十进制计数器在内部进行连接就可组合成为个完整的计数电路模块。为实现系统功能，十进制计数器需要设置三个输入端即被测信号输入端计数器状态清零端和计数器工作使能端。需要设置四个输出端，即和，并由这四个输出端输出四位码来表示十进制数。需要说明，上述十进制计数器都是满进，且进位时计数器清零并重新计数。计数电路模块中的单个计数器符号及端口功能如图所示图待测信号脉冲计数模块顶层图其程序清单如下锁存与译码显示控制电路模块锁存与译码显示控制电路用于实现记忆显示，在测量过程中不刷新新的数据，直到测量过程结束后，锁存显示测量结果，并且保存到下次测量结束。其功能是对四位码进行锁存并且转换成为对应的组七段码，用于驱动数码管。锁存电路模块该模块可使系统显示电路的工作稳定而可靠，避免计数电路模块清零时引起显示闪烁的现象。锁存电路模块是由多个锁存器组成。每个锁存器都是用来锁存与其单独相连的计数器的输出数据。当高电平时允许计数，低电平时停止计数，并保持所计的数。在停止计数期间，锁存信号的上跳沿将计数器在前秒钟的计数值锁存进位锁存器，由段译码器译出并稳定显示。设置锁存器的好处是显示的数据稳定，不会由于周期性的脉冲发生器待测信号计数电路锁存与译码显示驱动电路测频控制信号发生电路数码显示标准时钟待测信号扫描控制清零信号而不断闪烁。锁存信号之后，清零信号对计数器进行清零，为下秒钟的计数操作作准备。二单元电路设计时基产生与测频时序控制电路模块时基产生与测频时序控制电路主要产生计数允许信号清零信号和锁存信号。时基产生电路图时基产生模块顶层图其程序清单如下测频时序控制电路为实现系统功能，控制电路模块需输出三个信号是控制计数器允许对被测信号计数的信号二是将前秒计数器的计数值存入锁存的锁存信号三是为下个周期计数做准备的计数器清零信号。上述三个信号产生的顺序是先提供计数信号，这种信号使计数器在提供锁存信号，这种信号对计数值进行锁存最后是发出清零信号，这种信号可对计数器清零。计数器清零结束后又可重新计数，计数进入第二个周期。不难看出，控制电路模块实际上就是个控制