1、“.....到是多元的在和外部数据程序存储器或者输入输出接口或者在模式当引脚是高电平时之间进行数据传输。当到之间没有数据输出或者当或者是保持以前状态时,它被置于高阻抗状态。当是低电平时,到也进入高阻值状态。这些引脚也有史密特触发输入。数据总线拥有个总线控制器的特征使他可以消除被动成分并且提供消除和他们相关联的电源。总线控制器使数据总线保持在以前的逻辑水平上当总线在高阻值状态时。在数据总线上的总线控制器能使它处于或者不处于软件的控制。表信号功能接上表引脚名称†功能初始化,中断和复位操作中断响应信号,表示处理器接受次中断,程序计数器将按照地址总线到所指定的位置取出中断向量。当为低电平时该引脚为高阻状态。‡‡‡‡外部中断请求信号......”。

2、“.....也可以通过中断标志寄存器进行查询和复位。‡非屏蔽中断。这个信号是个特殊中断不能通过或方式对其屏蔽的外部中断,当该信号有效时,处理器从非屏蔽中断向量单元取值。‡复位引脚,该引脚使终止运行并且使程序计数器到。当该引脚到高电平时,程序存储器从开始执行。该引脚影响各个寄存器和标志位。微处理器微计算机选择信号。如果芯片低电平复位,处理器工作在微计算机方式,片内映射到字程序存储器高地址空间。如果引脚驱动高电平复位,处理器工作在微处理器方式,且片内与程序存储器分离。这个引脚仅仅是复位样品,当这个引脚在处理器模式时寄存器能够忽视这种模式选择复位。多处理技术信号‡分支控制信号。当该引脚活动时,个分支能够有条件的执行。如果是低电平......”。

3、“.....在指令传递解码状态时,该引脚有条件被尝试,并且所有的其他指令尝试该引脚当传递途径为读指令状态时。外部标志输出引脚锁定软件可编程信号,该引脚被指令设顶在高电平,被指令或者被下载设定在低电平。被用来在多处理器结构中发送信号到其他处理器或者用来作为普通目的输出引脚。处在高阻抗状态当是低电平时,复位时处于高电平。存储器控制信号外部程序存储器,数据存储器和空间选择信号。它们总是高电平除非驱动低电平来访问详细的外部空间。积极的协调有效地址信息。这个信号在保持模式下该信号处于高阻抗状态,当是低电平时它们也处于高阻态。外部存储器选通信号。该信号总是高电平除非等待外部总线访问数据或程序存储器。在保持模式下该信号处于高阻抗状态,当是低电平时也处于高阻态......”。

4、“.....如果驱动没有准备好,处理器将会等待个周期并且再次检查信号。注意如果有至少两个软件等待状态是程序的话处理器执行检测到的有准备的进程。信号不再做尝试知道软件等待状态结束。读写信号。的作用使在和外部通讯时显示指示与外部数据转移方向。该信号在高电平时进行读操作。除非当进程进行个写操作时,它被认为是处于低电平。在保持模式处于高阻抗状态,当是低电平时也处于高阻抗状态。选通信号。低电平有效,用来选通外部设备。在保持方式时处于高阻抗状态,当是低电平时也处于高阻抗状态。控制输入信号。被认为是外部电路请求控制地址,数据和控制线。当芯片响应时,这些总线呈高阻态。块指令传送可以更好管理程序和数据。支持位长操作数指令......”。

5、“.....具有能并行存储和并行加载的算术指令。支持有条件存储指令。快速返回中断指令。芯片外围电路具有软件可编程等待状态发生器和程序分区转换逻辑电路带有内部时钟发生器和外部时钟源的片内锁相环发生器个位的计时器通道的直接存储器通道控制器并行带缓冲器多通道同步串行口或位的支持全双工操作的串行口。具有多种节电模式,可用指令进行节电。指令控制信号输出具有相兼容的逻辑扫描电路。引脚球状网格排列。引脚采用方扁平封装形式。用于。用于输出供电电压。用于。用于核心供电电压。用于芯片介绍这部分介绍了的主要特点,引脚分布表和各个引脚主要功能。这部分资料也提供各部分的详细描写包括电源的规格,参数测量法信息和关于可用到的封装的机械资料。固定端......”。

6、“.....它有条程序总线和条数据总线。这个处理器提供个高速并行的算术逻辑运算单元,特殊请求硬件逻辑,记忆芯片和另外的外围芯片。这个的弹性的基本操作和高速运算是种非常专业的指令设置。分离的程序和数据空间允许同时接受程序和数据指令,提供高度的并行。两个读操作和个写操作可在个周期内同时执行。并行存储指令和特殊请求指令可以充分利用这个体系。另外,数据可以被传送到数据空间,也可以传送到程序空间。就像并行支持个强大的算法设置,逻辑,和位运算,所有这些可以在个机器周期内完成。也可以通过控制机械装置来控制中断,重复操作和调用功能。封装的引脚分配引脚引脚分配表示在图标住是输入输出引脚的电源当是的电源时......”。

7、“.....图引脚顶视图信号描述表列出了成批的信号,函数,和操作方式。注意装方式上的精确引脚信号。表信号功能引脚名称引脚功能数据信号并行地址总线最重要比特流到最不重要比特流。条总线,到,是是连接多元外部地址存储器或者口。到,连接到外部程序存储空间。到在保持模式下置于高阻状态。当为低电品平时也处于高阻状态。到在模式时是输入引脚。当引脚是高电平时这些引脚是用来经过寻找内部寄存器地址的。这些引脚也有史密特触发输入。基于芯片的信号发生器的设计。读输出信号。当是低电平时引脚处在高阻抗状态。当准备好下个传输时,输出准备好信号通知主机。在复位期间这个引脚由高电平驱动。中断输出信号。这个输出用来中断主机,当复位时,高电平驱动。当是低电平时引脚处在高阻抗状态。当为时引脚无用......”。

8、“.....必须和连接起来才能选择。若引脚悬空或接地时不能选择模式。输入引脚内部上升沿是激活的,数据总线被设置成占有。倘若有个内部下降沿,那么他总是活跃的。当复位信号为高电平时,采样信号。高电平复位时,引脚不会改变。模式选择信号。电源引脚接地。为内核提供的专用电源。接正极。为内核提供的专用电源。接地。为输入输出引脚提供的专用电源。接正极。为输入输出引脚提供的专用电源。表信号功能接上表引脚名称†信号功能测试引脚‡。这是个有着半值日周期的空运行时钟信号。输入和信号的测试进入端口的改变是进入控制器,选择测试输入寄存器在的上升沿的时钟信号。发生在下降沿的是的输出信号。。引脚有内部上拉驱动。是在上升沿选择寄存器的时钟选择寄存器中的内容转移出在的下降沿......”。

9、“.....处于高阻值状态。当是低电平时引脚处在高阻抗状态。。引脚有内部驱动程序。这种控制输入是时钟进入在上升沿的控制器在高电平时,该引脚用。如果引脚没有连接或低电平驱动,则驱动运行在它的功能模式,并且。引脚有内部下拉驱动。竞争引脚信号。当引脚低电平驱动时,引脚必须处于高电平以便用条件激活。当引脚高电平驱动时,引脚被用来作为个来自或者对于竞争系统的中断并且通过输入输出引脚。竞争全部不输出引脚信号。当引脚高电平驱动时,该引脚被作为来自或者对于竞争系统的个中断并且通过输出引脚。当引脚低电平驱动时,该引脚设置和样。当引脚在低电平活动时,把所有输出置于高阻值状态。注意是专门被用来测试和竞争目的的。因此,在条件下,有以下应用为低电平,为高电平,为低电平......”。