1、“.....般取,电容中频微调电容,取,电容与晶体共构成网络，完成正反馈选频门输出的波形为近似正弦波,经门缓冲整形后输出矩形脉冲图石英晶体振荡器图所示是石英晶体振荡器的另种接法图中采用石英晶体串接在门的输出到门的输入端的反馈线上和门门等形成正反馈振荡电路，得到的正弦波经门缓冲整形后输出矩形波。是与石英晶体串联的微调电容，可以对振荡频率作微量调整。图石英晶体振荡器分频电路石英晶体振荡器产生的的时间标准信号，并不能用来直接计时，要把它分成频率为的秒信号，因此需对它进行次分频。分频电路如果采用集成电路，可选用或，如果采用集成电路，可选用或，它们的大概框图见图图。方案用两只实现次分频图图图图以下几个方案只是给同学们提供了大致的框图和集成电路器件的结构，同学们可根据上面的范例以及教材上的有关分频器的介绍，结合自己掌握的知识，积极发挥主观能动性，查阅有关图书资料及集成电路手册，进行有目的查询，本书在此不作详尽的阐述......”。

2、“.....计时电路由六级计数器构成。完成时分秒计数。其中秒分计数均为六十进制，时为十二或二十四进制。由于集成电路的发展，人们不再用触发器去设计这些计数电路，而是使用中规模计数器，采用反馈归零的方法去实现，即当计数状态达到所需模值后，经门电路或触发器译码，反馈产生复位脉冲，使计数器清零，然后重新进行下个循环。分秒计数电路是六十进制计数器，般采用两只十进制计数器，其中只用反馈归零法实现六进制计数器，即当端第六触发脉冲输入时它的四级触发器状态为，这时均呈高电平，将它们取出，变换为适当的电平或脉冲边沿送到计数器的清零端，使计数器归零。六十进制计数电路方案实现六十进制计数可选用系列计数器或系计数器，可选单计数器或双计数器，可选用清零法或置数法来实现两个进制计数电路。本设计推荐采用双十进制计数器实现所需。基本功能计数器为型触发器......”。

3、“.....用于在时钟上升沿下降降沿加计数。其引出端排列和功能表分别见图和表所示。图引出端排列表功能表其中，线为高电平时,计数器清零。显然，在单个单元运算中，输入保持高电平，在上升沿进位。的级联虽无专用的进位信号，但在脉动模式可将连接至下计数器的输入端实现级联，同时后者的输入保持低电平。的波形图如图所示图的波形图由图可见，由于单个单元运算是在上升沿触发，如将低位的，作为进位信号直接送至高位计数器的输入端，将在低位逢时就提供进位信号，如要实现逢十进，需将经过非门送至高位计数器的输入端，显然烦琐浪费。经济简捷正确的方案应是保持高位计数器的输入端为低电平，将低位的作为进位信号直接送至高位计数器的输入端，方式如图所示。图的级联用级联有利于取得较大满值，计数到满值后随着时钟上跳产生下跳就可引起高位计数器计数。计数器的实现利用条件反馈清零的方法可实现进制。图构成的进制计数器其中的与非门建议选用......”。

4、“.....图构成的进制计数器其中的与非门建议选用。以下几个方案只是给同学们提供了大致的框图和集成电路器件的结构，同学们可根据上面的范例以及教材上的有关计数器的介绍，结合自己掌握的知识，积极发挥主观能动性，查阅有关图书资料及集成电路手册，进行有目的查询，本书在此不作详尽的阐述。方案二实现六十进制计数图方案三或实现六十进制计数图方案四用实现六十进制计数图方案五采用进制计数器来实现图图图图图图图二十四进制或十二进制计数小时计数电路可以是二十四进制也可以是十二进制。方案实现二十四进制计数图以下几个方案只是给同学们提供了大致的框图和集成电路器件的结构，同学们可根据上面的范例以及教材上的有关计数器的介绍，结合自己掌握的知识，积极发挥主观能动性，查阅有关图书资料及集成电路手册，进行有目的查询，本书在此不作详尽的阐述。方案二实现十二进制计数图方案三用实现特殊的十二进制计数在日常生活中，人们习惯于这样的计时......”。

5、“.....图给出满足这要求的电路。图方案四利用片实现进制图以上介绍了几种时计数电路。实际上能实现十二或二十四位输出低电平，使下位的为低电平，故也具有灭零功能而对于小数部分,应将最低位的接地，个位的端悬空或接高电平，低位的接至高位的。可直接驱动共阴极数码管而不需外接限流电阻。表输入输出显示字型灭灭无效输出图较时电路当数字钟刚接通电源或走时出现误差时，需要对其进行时间的校准，实用校时电路很多。校时电路包括校准小时电路和校准分钟电路也可包括校准秒电路，但校准信号频率必须大于，可手动较时或脉冲校时，可用普通机械开关或由机械开关与门电路构成无抖动开关来实现校时。方案采用与带锁小开关实现。校时电路见图图校时电路方案二用门电路实现由门电路和开关等组成。该校准电路可以用来实现校时校分校秒，正常工作时开关拨向右边，门输出高电平，门输出低电平，正常输入信号通过门和门输出，加到个位计数器的脉冲端......”。

6、“.....校准信号可以用秒脉冲信号，需要校准时将开关拨向左边，校准信号秒脉冲就可以通过门和门送到时个位计数器的计数输入端。分校准和秒校准的道理与时校准是相同的，只是输入信号不同。分校准电路的正常输入是秒进位信号，校准输入也是秒脉冲，秒校准电路的正常输入是秒脉冲，而校准输入可以是的脉冲信号。从送入的信号看，校准时的信号的频率高于正常信号频率，计数速度加快。当调到需要的数字后，拨动开关，计数器能继续正常工作。图方案三用单刀双掷开关实现图方案四带有消抖动电路的校正电路图方案五用中规模集成电路实现是用中规模集成电路实现的标准网络，它包括校时和校分电路。当时，正常计数当时，实现校时当时，实现校分当时，计数电路无信号输入，处于保持状态。在课程设计中可以省去校秒电路，对秒位不作要求。但要求在校时的同时，分计数电路正常工作而在校分时，秒计数电路处于置状态。图整点报时电路要求仿真合作整点报时......”。

7、“.....声音共次，每次持续秒。前五声为低音左右，后声为高音左右。其中包括控制部分和音频部分。可采用声低音声高音的整点报时，或采用音乐整点报时。本设计推荐采用音乐整点报时电路。方案音乐整点报时电路图音乐整点报时电路方案二用门电路构成当分和秒计数器计到分秒时，分十位，分个位，秒十位，秒个位，从分秒到分秒分秒，只有秒个位在计数，最后到整点时全部置，从图中可以看出在分秒到分秒，门的输入全为高电平，门输入除秒个位外也是高电平，那么当秒个位时门输出高电平，这个时间正对应是秒秒秒秒秒。在这几个时间上，的振荡信号可以通过门，再经过门送出音响电路，发出五次音响。而当时间达到整点时，门输出为，的信号不能通过门。此刻在分十位有个反馈归零信号，把它引来触发由门门构成的基本触发器并使门的输出为高电平，这时振荡信号可以通过门，再经门，送入音响电路，在整点时，报出最后响。触发器的状态保持时间后被秒个位作用回到零......”。

8、“.....报时所需的和信号可以从分频电路中取出，频率分别为和。图方案三利用和蜂鸣器连接成整点报时电路图图说明当时间在分秒到分秒期间时分十位分个位和秒十位均保持不变，分别为，和因此，可以将分计数器十位的和，个位的和及秒计数器十位的和相与，从而产生报时控制信号。分计数器十位的和分计数器个位的和秒计数器十位的和数字钟设计整点报时电路部分图方案四利用和扬声器连接成整点报时电路图功能部件之间的连接单元电路选定后，要认真地解决他们之间的连接，以保证单元电路在电平上时序上协调致，在电气性能上应该相互匹配，保证各部分逻辑功能得以实现并稳定工作。时钟源与计数器及校时电路之间的连接时钟源提供的信号送至秒个位计数器的输入端时钟源提供的信号同时送至校分电路和校时电路的校准输入端。计数器与计数器之间的连接将秒计数器的清零信号送至校分电路的正常输入端作为向分计数器的进位信号分计数器的清零信号送至校时电路的正常输入端作为向时计数器的进位信号......”。

9、“.....将各计数器的分别送至译码器的端即可。计数器与整点报时电路之间的连接将分向时计数器的进位信号作为整点报时电路的触发信号即可。根据已经确定的功能部件，最后组装成完整的数字钟。系统逻辑图逻辑框图由功能部件之间的连接得到数字钟逻辑框图如图。图数字钟逻辑框图逻辑总图根据以上设计可以绘出整机的逻辑电路图，图纸应清晰工整，符合电路图纸制图原则要标明输入端和输出端及信号流动的方向。通路尽量用线连接，不便连接的，应在断口两端标出。互相连通的交叉线应打点标出。所使用的元器件符号应尽量符合国家标准。由功能部件及逻辑框图得到数字钟逻辑总图。略二数字钟的装调总装配图根据逻辑总图和功能部件中器件的选择可得到总装配图。略元器件清单根据总装配图列出元器件清单......”。