数字时钟毕设

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，般用石英晶体振荡器加分频器来实现。

将标准秒信号送入秒计数器，秒计数器采用进制计数器，每累计秒发出个分脉冲信号，该信号将作为分计数器的时钟脉冲。

分计数器也采用进制计数器，每累计分钟，发出个时脉冲信号，该信号将被送到时计数器。

时计数器采用进制计时器，可实现对天小时的累计。

每累计小时，发出个星期脉冲信号，该信号将被送到星期计数器，星期计数器采用进制计时器，可实现对周天的累计。

译码显示电路将时分秒星期计数器的输出状态送到七段显示译码器译码，通过七位七段显示器显示出来。

整点报时电路是根据计时系统的输出状态产生脉冲信号，然后去触发音频发生器实现报时。

校时电路是用来对时分秒星期显示数字进行校对调整的。

数字电子钟般由振荡器分频器译码器显示器等部分组成。

这些都是数字电路中应用最广的基本电路。

数字电子钟的基本逻辑功能框图如图所示图数字电子钟逻辑功能框图振荡器振荡器是数字钟的核心，它的作用是产生个频率标准，即时间标准信号，然后再由分频器分成秒脉冲，即秒时间脉冲。

因此振荡器频率的精度与稳定度基本决定了数字钟的质量。

要产生稳定的时标信号般是采用石英晶体振荡器。

从数字钟的精度考虑，晶振频率越高，钟表的计时精度越高。

但这会使振荡器的耗电量增大，分频器的级数也要增多。

所以在确定频率时应当考虑这两方面的因素，然后再选用石英晶体振荡器型号。

分频器振荡器产生的时标信号频率很高，要使它变成用来计时的秒信号，需要定级数的分频电路。

分频器的级数和每级分频次数要根据时标频率来决定。

例如，目前石英电子表多采用的时标信号。

用位二进制计数器进行分频后，要得到秒脉冲，可令即可。

也就是说，经过十五级二分频即可得到周期为秒的秒脉冲信号。

计数器有了秒信号，则可以根据秒为分，分为小时，小时为天进制。

分别选定秒分时的计数器。

从这些计数器的输出器可以得到分，小时和天的时间进位信号。

在秒计数器中，因为是进制，通常用两个十进位制计数器的集成片组成，其中秒个位应是十进制，秒十位应是六进制。

我们可以采用反馈归零法的方法变秒十位为六进制，实现秒的进制。

分计数器组成完全相同。

不再重复。

只是时计数器虽也用两个十进制计数器，但需采用反馈归零的方法实现二十四进制计时电路。

译码显示电路因为计数器全部采用码十进制计数集成芯片，所以秒，分，时的个位和十位都有四个状态输出端。

将计数器这些输出端接至专门设计制造的译码电路，即可产生驱动七段数码显示器的信号。

时显示器时译码器分译码器分显示器秒显示器秒译码器整点报时电路分计数器时计数器秒计数器校时电路分频器振荡器校时电路当刚接通电源或者时钟走时出现误差，都需要进行时间的校准。

校时电路的基本原理就是将秒的脉冲信号可由分频器的第十四级分频输出端直接获得，直接引进时计数器，同时将分将分计数器置。

在时的指示调到需要的数字后，再切断信号，让计时器正常工作。

校分电路也是按此方法进行。

整点报时电路数字钟显示整点时，能及时报时。

要求每当分和秒计数器计数到分秒时，驱动音响电路，在秒钟内自动发出五次鸣叫声，要求每隔秒鸣叫次，每次叫声持续秒，而且前声低，最后响高，正好报告整点。

三数字钟单元电路设计振荡器电路本设计采用石英晶体振荡电路，如图所示电路通过非门构成的输出为方波的数字式晶体振荡电路，这个电路中，非门与晶体电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。

输出反馈电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于个高增益的反相放大器。

电容与晶体构成个谐振型网络，完成对振荡频率的控制功能，同时提供了个度相移，从而和非门构成个正反馈网络，实现了振荡器的功能。

由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。

晶体的频率选为。

该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。

从有关手册中，可查得均为。

当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。

由于电路的输入阻抗极高，因此反馈电阻可选为。

较高的反馈电位译码显示秒信号秒进位信号分进位信号图数字钟电路连接图秒信号三电路仿真分析电路仿真分析利用软件对设计的整个计数器电路进行仿真。

在当今电子设计领域，设计和仿真是个十分重要的设计环节。

在众多的设计和仿真软件中，以其强大的仿真设计应用功能，在各高校电信类专业电子电路的仿真和设计中得到了较广泛的应用。

及其相关库包的应用对提高学生的仿真设计能力，更新设计理念有较大的好处。

是公司推出的以为基础的电路仿真工具，适用于板级的模拟数字电路板的设计工作。

它包含了电路原理图的图形输入电路硬件描述语言输入方式，具有丰富的仿真分析能力。

它的前身电子实验平台软件，最突出的特点是用户界面友好，各类器件和集成芯片丰富，尤其是其直观的虚拟仪表是的大特色。

所包含的虚拟仪表有示波器，万用表，函数发生器，波特图图示仪，失真度分析仪，频谱分析仪，逻辑分析仪，网络分析仪等。

而通常个普通实验室是无法完全提供这些设备的。

这些仪器的使用使仿真分析的操作更符合平时实验的习惯。

本次毕业设计首先应用对所设计的电路图进行仿真修改，在保证电路无误的情况下搭建实际数字钟电路。

计数译码显示电路仿真分析结果如下图所示图主体电路仿真分析二信号产生电路仿真图信号产生电路仿真分析四硬件电路调试利用面包板调试电路本章主要是利用面包板调试硬件电路，记录调试结果。

图面包板面包板右边列上五组竖的相通，下五组竖的相通，面包板的左边上下分四组，每组中列相通，相通，相通，相通，相通，和之间不相通。

图面包板调试硬件电路五电路制板利用软件布线整体电路布线图图整体电路布线图整体电路制版图图整体电路制板图总结经过了两个多月的学习和工作，我终于完成了数字电子钟设计的设计论文。

从开始接到论文题目到系统的实现，再到论文文章的完成，每走步对我来说都是新的尝试与挑战，这也是我在大学期间完成的最大的项目。

在这段时间里，我学到了很多知识也有很多感受，从对数字电子钟无所知，对振荡器，分频器，计数器等相关技术很不了解的状态，我开始了的学习和试验，查看相关的资料和书籍，让自己头脑中模糊的概念逐渐清晰，使自己非常稚嫩作品步步完善起来，每次改进都是我学习的收获，每次试验的成功都会让我兴奋好段时间。

在此次的数字电子钟设计过程中，更进步地熟悉了芯片的结构，掌握了各芯片的工作原理和其具体的使用方法。

在连接六十进制的进位及二十四进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出所在并及时纠正了。

通过这次的设计实验更进步地增强了实验的动手能力。

在设计电路中，先选择几个可行性方案进行比较，确定最终的设计方案内容，根据原理图进行硬件电路设计，利用软件进行仿真，仿真实现后，利用面包板调试电路，调试成功后，布线制版焊接。

通过这次设计，我学到了简单数字系统设计方法，培养数字电路的设计能力。

并且掌握了电子计数器的设计制作方法。

虽然我的论文作品不是很成熟，还有很多不足之处，但我可以自豪的说，这里面的每步成功，都有我的劳动。

这次做论文的经历也会使我终身受益，我感受到做论文是要真真正正用心去做的件事情，是真正的自己学习的过程和研究的过程，没有学习就不可能有研究的能力，没有自己的研究，就不会有所突破，那也就不叫论文了。

希望这次的经历能让我在以后学习中激励我继续进步。

谢辞值此本论文完成之际，首先要感谢我的导师韩伟老师。

老师从开始的论文方向的选定，到最后的整篇文论的完成，都非常耐心的对我进行指导。

给我提供了大量数据资料和建议，告诉我应该注意的细节问题，细心的给我指出，修改论文。

她对数字电子的专业研究和对该课题深刻的见解，使我受益匪浅。

韩老师诲人不倦的工作作风，丝不苟的工作态度，严肃认真的治学风格给我留下深刻的影响，值得我永远学习。

在此，谨向导师韩伟老师致以崇高的敬意和衷心的感谢，经过几个月的查资料整理材料写作论文，今天终于可以顺利的完成论文，想了很久，要写下这段结束语，表示可以进行毕业答辩了，自己想想求学期间的点点滴历历涌上心头，时光匆匆飞逝，三年的努力与付出，随着论文的完成，终于让学生在大学的生活，得以划下了完美的句点。

通过此次的论文，我学到了很多知识，跨越了传统方式下的教与学的体制束缚，在论文的写作过程中，通过查资料和搜集有关的文献，培养了自学能力和动手能力。

并且由原先的被动的接受知识转换为主动的寻求知识，这可以说是学习方法上的个很大的突破。

在以往的传统的学习模式下，我们可能会记住很多的书本知识，但是通过毕业论文，我们学会了如何将学到的知识转化为自己的东西，学会了怎么更好的处理知识和实践相结合的问题。

在论文的写作过程中也学到了做任何事情所要有的态度和心态，首先做学问要丝不苟，对于发展过程中出现的任何问题和偏差都不要轻视，要通过正确的途径去解决，在做事情的过程中要有耐心和毅力，不要遇到困难就达退堂鼓，只要坚持下去就可以找到思路去解决问题的。

而且要学会与人合作，这样做起事情来就可以事倍功半。

总之，此次论文的写作过程，我收获了很多，即为大学三年划上了个完美的句号，也为将来的人生之路做好了个很好的铺垫。

再次感谢我的大学和所有帮助过我并给我鼓励的老师，同学和朋友，谢谢你们，参考文献贾秀美，数字电路实践技术北京，中国科学技术出版社，。

王毓银，脉冲与数字电路第三版北京，高等教育出版社，。

路勇，电子电路实践及仿真北京，清华大学出版社，。