上由于芯片反应速度快到定程度时，两组以上同时抢答成功的可能性非常不，因此我们可设计成只有四种情况，这大大简化了电路的设计复杂性。在计分器电路的设计中，按照般的设计原则，按定数进制进行加减即可，但是随着计数数目的增加，要将计数数目分解成十进制并进行译码显示分变得越来越麻烦。因此为了减少译码显示的麻烦，般是将个大的进制数分解成数个十进制以内的时制数，计数器串级连接。但随着位数的增加，电路的接口增加因此本设计采用语句从低往高判断是否有进位，以采取相应的操作，既减少了接口，又大大地简化了设计。本系统中的计时器电路既有计时初始值的预置功能，又有减计数功能，功能比较齐全。其中初始值的预置功能是将两位数分解成两个数分别进行预置，每个数的预置则采用高电平计数的方式进行。减计数的功能与上述的加法计数类似，非常简洁。六系统扩展思路设计外围电路系统用方波信号源直流工作电源。可将系统扩展为组抢答器，同时当抢答时，具备扣分功能。若为课程设计，除可要求设计调试程序外围电路外，还可要求设计制作整个系统，包括的制作。七心得体会智力抢答器的设计，这个课题用到了数字电路方面的知识，通过这次课程设计，使我对与非门以及集成电路有了定的了解，对课本上的知识有了近步的掌握。完成本次设计的过程，是个从无到有的过程，因为以前没有过类似的设计，所以起初不知该从何下手，后来仔细阅读设计的题目和要求，阅读设计指导书，再到图书馆和网上查找资料，总算是有点眉目了。知道了如何下手，后面的工作就容易些了，万事开头难啊，和同学们在起，不明白的地方可以随时问，互相帮助，完成设计，这样的段经历，或许是我在完成设计的同时，收获的份财富。埋头苦干的过程是苦涩的，在书山中查找资料的过程是疲倦的，但当课程设计完成时，那感觉是甜蜜的，没有耕耘，哪来得收获的喜悦，不懂付出怎么能知道回报的快乐，分耕耘分收获，有付出才会有回报，就在这样的痛与快乐的交换中，我学到了知识，学到了道理，学到了做人的道理。希望以后这样的设计能够再多点,参考文献基于的系统设计美沃尔夫,著闫敬文等译北京机械工业出版社，数字电子技术成立主编北京机械工业出版社,应用技术焦素敏主编北京清华大学出版社，智力抢答器系统设计报告电子信息班冀鹏超系统设计要求在许多比赛活动中，为了准确公正直观地判断出第抢答者，通常设置台抢答器，通过数显灯光及音响等各种手段批示出第抢答者。同时，还可以设置计分犯规及奖惩记录等各种功能。本设计的具体要求是设计制作个可容纳四组参赛者的数字智力抢答器，每组设置个抢答按钮供抢答者使用。电路具有第抢答信号的鉴别和锁存功能。在主持人交系统复位并发出抢答指令后，若抢答开关，则该组指示灯亮并用组别显示电路显示抢答者的组别，同时扬声器发出嘀嘟的双音音响，且持续秒。此时，电路应具备自锁功能，使别组的抢答开关不起作用。设置计分电路。每组在开始时预置成分，抢答后由支持人计分，答对次加分，否则减分。设置犯规电路。对提前抢答和超时抢答的组别鸣喇叭示警，并由组别显示电路显示出犯规组别。二系统设计方案根据系统设计要求可知，系统的输入信号有各组的抢答按钮，系统清零信号,系统时钟信号，计分复位端，加分按钮端，计时预置控制端，计时使能端，计时预置数据调整按钮系统的输出信号有四个组抢答成功与否的指示灯控制信号输出口，四个组抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。本系统应具有的功能有第抢答信号的鉴别和锁存功能抢答计时功能各组得分的累加和动态显示功能抢答犯规记录功能。根据以上的分析，我们可将整个系统分为三个主要模块抢鉴别模块抢答计时模块抢答计分模块对于需显示的信息，需增加或外接译码器，进行显示译码。考虑到的可用接口及般实验开发系统的输出显示资源的限制，这里我们将组别显示和计时显示的译码器内设，而将各组的计分显示的译码器外接。整个系统的组成框图如图所示图智力抢答器的组成框图系统的工作原理如下当主持人按下使能端时，抢答器开始工作，四个抢答者谁最先抢答成功则此选手的台号灯将点亮，并且主持人前的组别显示数码将显示出抢答成功者的台号接下来主持人提问，若回答正确，主持人按加分按钮，抢答计分模块将给对应的组加分，并将该组的总分显示在对应的选手计分数码管上。在此过程中，主持人可以采用计时手段，打开计时器使计时预置控制端有效，输入限制的时间，使计时使能端有效，开始计时。完成第轮抢答后，主持人清零，接着重新开始，步骤如上。三主要源程序与系统模块抢答鉴别电路的源程序和模块图抢答鉴别电路的模块计分器电路的源程序