存电路模成。每个锁存器都是用来锁存与其单独相连的计数器的输出数据。由于每个锁存器锁存的都是位进代码表示的十进制数，其功能完全相同，因此只需要设计制作个锁存器就可连接组合成个锁存电路模块。为实现系统功能，锁束。其功能是对四位码进行锁存并且转换成为对应的组七段码，用于驱动数码管。锁存电路模块该模块可使系统显示电路的工作稳定而可靠，避免计数电路模块清零时引起显示闪烁的现象。锁存电路模块是由多个锁存器组锁存与译码显示控制电路模块锁存与译码显示控制电路用于实现记忆显示，在测量过程中不刷新新的数据，直到测量过程结束后，锁存显示测量结果，并且保存到下次测量结的单个计数器符号及端口功能如图所示图待测信号脉冲计数模块顶层图其程序清单如下。需要设置四个输出端，即和，并由这四个输出端输出四位码来表示十进制数。需要说明，上述十进制计数器都是满进，且进位时计数器清零并重新计数。计数电路模块中结构相同的单个十进制计数器在内部进行连接就可组合成为个完整的计数电路模块。为实现系统功能，十进制计数器需要设置三个输入端即被测信号输入端计数器状态清零端和计数器工作使能端选通控制信号的宽度为，那么待测信号的频率等于计数结果的倍。该模块将对输入信号进行十进制计数。它虽然由多个十进制计数器组成，但采用后，设计时只要先制作个单个的十进制计数器，然后再将多个数选通控制信号，为计数器清零信号。在计数器清零信号清零后，当计数选通控制信号有效时，开始对待测信号进行计数。如果计数选通控制信号的宽度为，那么计数结果就为待测信号的频率如果计数，待测信号脉冲计数电路模块待测信号脉冲信号脉冲计数电路是对待测脉冲信号的频率进行测量，它可由个十进制加法计数器组成，其中为计，待测信号脉冲计数电路模块待测信号脉冲信号脉冲计数电路是对待测脉冲信号的频率进行测量，它可由个十进制加法计数器组成，其中为计数选通控制信号，为计数器清零信号。在计数器清零信号清零后，当计数选通控制信号有效时，开始对待测信号进行计数。如果计数选通控制信号的宽度为，那么计数结果就为待测信号的频率如果计数选通控制信号的宽度为，那么待测信号的频率等于计数结果的倍。该模块将对输入信号进行十进制计数。它虽然由多个十进制计数器组成，但采用后，设计时只要先制作个单个的十进制计数器，然后再将多个结构相同的单个十进制计数器在内部进行连接就可组合成为个完整的计数电路模块。为实现系统功能，十进制计数器需要设置三个输入端即被测信号输入端计数器状态清零端和计数器工作使能端。需要设置四个输出端，即和，并由这四个输出端输出四位码来表示十进制数。需要说明，上述十进制计数器都是满进，且进位时计数器清零并重新计数。计数电路模块中的单个计数器符号及端口功能如图所示图待测信号脉冲计数模块顶层图其程序清单如下锁存与译码显示控制电路模块锁存与译码显示控制电路用于实现记忆显示，在测量过程中不刷新新的数据，直到测量过程结束后，锁存显示测量结果，并且保存到下次测量结束。其功能是对四位码进行锁存并且转换成为对应的组七段码，用于驱动数码管。锁存电路模块该模块可使系统显示电路的工作稳定而可靠，避免计数电路模块清零时引起显示闪烁的现象。锁存电路模块是由多个锁存器组成。每个锁存器都是用来锁存与其单独相连的计数器的输出数据。由于每个锁存器锁存的都是位进代码表示的十进制数，其功能完全相同，因此只需要设计制作个锁存器就可连接组合成个锁存电路模块。为实现系统功能，锁存器需设置四个数据输入端即和，并由它们输入计数器的计数值。需设置个使锁存器工作的使能端。还需设置四个锁存数据的输出端即和。锁存电路模块中单个锁存器的符号及端口功能如图所示。图位锁存模块顶层图其程序清单如下三各模块设计仿真时基产生与测频时序控制电路仿真图时基产生与测频时序控制电路仿真十进制加法计数器仿真图十进制加法计数器电路仿真待测信号脉冲计数器仿真图待测信号脉冲计数器电路仿真译码显示电路仿真图译码显示电路仿真锁存与译码显示控制电路仿真图锁存与译码显示控制电路仿真扫描电路仿真图扫描显示电路仿真简易数字频率计整个系统仿真图简易数字频率计系统仿真四简易数字频率计顶层原理图图简易数字频率计顶层原理图五编程下载以上程序经综合仿真后，结果基本符合设计要求。整个频率计设计完成后，其外引脚图如图所示。原来需要十几块芯片组成的频率计，现在只用块芯片即可实现。下载适配后，只在输入端接上标准时钟频率和待测频率，相应的输出端接上段显示数码管，即可显示频率。硬件电路简捷，体积小，所有电路都在块芯片里，因此性能稳定。图数字频率计外管脚图六设计心得体会第次真正的感觉到自己是学电信专业的，第次真正体会到自己要搞完个大型的程序还是不容易的事。提前几天开始拿到本次程序设计题的时候确实有点儿兴奋，心想着尽量要快速而又高质量的完成这个设计。可是，当天就发现我对这个基于的嵌入式系统点头绪都没有，因为到现在快毕业了对嵌入式真正含义还不是很透彻。随后就是个劲的去图书馆查阅相关资料，看书上有没有关于数字频率计设计的内容。可是书上的东西好像并没有帮到我什么忙，使我更感到无从下手。就这样直拖到了不能再拖的时候了，刚开始的豪言壮语也都没有了。阵慌乱后，终于定下心来了终于找到了个比较类似的程序的简易数字频率计设计。这也使得我今天的程序颇有类同的感觉。刚开始看到那设计的时候下子就被很多行的语言给吓着了，当时真想放弃，最后还是硬着头皮看了下去。开始真是很多看不懂，很多传递符号都是以前没有看到过的。好在前几天看过书，对硬件描述语言还有点的印象，查过书后都能搞清楚。对我来说是新东西的还有寄存器的设计等，最后通过查找书本大概的把这个系统看懂了。看了几遍课题设计要求和书上给的源程序后对如何写这方面的程序有了定的了解，于是就尝试着自己开始作起了这个系统的总体框图。毕竟是第次写这么大的关于硬件描述的程序，所以虽然看稍微懂了类似的模块程序，可是到自己的时候还是觉得不能上手，直是要翻书看和借鉴里的内容。最后，还是模仿着那系统完成了我这次课程设计的第步构图啊,虽然不知道有多少内容是自己的，可我还是花了时间和精力去认真完成的。做这部分的时候简直要命眼看就第个设计周快要结束了，才开始马马虎虎的忙碌。主要是平时上课的知识积累不够，掌握得不熟练，到编写程序时，表达起来就很吃力。甚至有时候都不知道自己在编什么，看不懂真的很痛苦,没办法，只得结合下具体情况尝试了，结果可能不太好。时间过得比较快，很快到了对整个系统作调试的时候了，编译下载连线运行，步步的很小心。最后测试成功，只不过在显示问题上没有做得很好，如果在显示部分加上扫描模块就比较成功了。不过自己也还算收获很大，毕竟已经尽力了。通过本次课程设计，感慨很多啊平时训练太少课外衍生也做得不够。对于编程类的习题做得不多是导致此次设计不成功的根本原因。在以后的学习工作中应该加强基础知识的牢固掌握，争取比现在做得更好,另外，还要感谢陈老师的悉心指导，通过他的进步讲解才会更深入的懂得此次任务的思路和很多需要修改的地方。七参考文献康华光主编电子技术基础数字部分，高等教育出版社阎石主编电子技术基础数字部分，清华大学出版社陈大钦主编电子技术基础实验，高等教育出版社彭介华主编电子技术课程设计指导，高等教育出版社张原编著可编程逻辑器件设计及应用，机械工业出版社荀殿栋，徐志军编著数字电路设计实用手册，电子工业出版社Ⅱ入门刘洪喜，陆颖编著电路设计实用教程清华大学出版社章彬宏周正林编著应用技术北京理工大学出版社陈云洽保延翔编著应用技术与数字系统设计电子工业出版社系统设计方案根据系统设计要求，需要实现个位十进制数字频率计，其原理框图如图所示。主要由脉冲发生器电路测频控制信号发生器电路待测信号计数模块电路锁存器七段译码驱动电路及扫描显示电路等模块组成。图数字频率计组成原理框图由于是位十进制数字频率计，所以计数器需用个，段显示译码器也需用个。频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。为此，测频控制信号发生器应设置个控制信号时钟，个计数使能信号输出端个与输出信号反