TOP22【毕业设计】eda技术多功能数字钟系统的设计.doc文档免费在线阅读

相结合，可以方便地实现各种应用系统支持的片上可编程系统开发，集系统级设计嵌入式软件开发可编程逻辑设计于体，是种综合性的开发平台。

作为设计的复杂性加快了设计速度。

对第三方工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三放工具。

此外，通过和工具与形界面设计方式。

具有运行速度快，界面统，功能集中，易学易用等特点。

支持的核，包含了宏功能模块库，使用户可以充分利用成熟的模块，简化了形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整设计流程。

可以在以及上使用，除了可以使用脚本完成设计流程外，提供了完善的用户图绍是公司的综合性开发软件，支持原理图以及等多种设计输入综合优化布局布线和仿真，直至对于特定目标芯片的适配编译逻辑映射和编程下载等工作。

技术的出现，极大地提高了电路设计的效率和可性，减轻了设计者的劳动强度软件介算机辅助测试和计算机辅助工程的概念发展而来的。

技术就是以计算机为工具，设计者在软件平台上，用硬件描述语言完成设计文件，然后由计算机自动地完成逻辑编译化简分割计过程和设计观念，促进了技术的迅速发展。

是电子设计自动化的缩写，在世纪年代初从计算机辅助设计计算机辅助制造计普及，这些器件为数字系统的设计带来了极大的灵活性。

这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。

这切极大地改变了传统的数字系统设计方法设子和计算机技术较先进的国家，直在积极探索新的电子电路设计方法，并在设计方法工具等方面进行了彻底的变革，取得了巨大成功。

在电子技术设计领域，可编程逻辑器件如的应用，已得到广泛的利用所学数字电路知识，用电路元件设计数字钟基本部分，经过仿真调试后下载到实验箱上。

此次设计的数字钟具有清零校时和校分功能计时显示功能整点报时功能。

技术介绍技术概况世纪年代，国际上电信号结束即达到正点。

本文基于数字钟的的设计原理，利用公司出品软件以及相应的实验平台完成设计。

通过实验了解的各种功能，学习对个子模块设计后的仿真基本方法。

是必不可少的。

设计中采用开关控制校时直接用秒脉冲先后对时分秒计数器进行校时操作。

能进行整点报时。

在从分秒开始，每隔秒钟发出次低音嘟的信号，连续五次，最后次要求最高音嘀的信号，此定的秒脉冲，所以要设置标准时间源。

数字钟计时周期是小时，因此必须设置小时计数器，应由模为的秒计数器和分计数器及模为的时计数器组成，秒分时由七段数码管显示。

为使数字钟走时与标准时间致，校时电路得数字钟的精度，运运超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便而且大大地扩展了钟表原先的报时功能。

因此，研究数字钟及扩大其应用，有着非常现实的意义。

数字钟计时的标准信号应该是频率相当稳定得数字钟的精度，运运超过老式钟表，钟表的数字化给人们生产生活带来了极大的方便而且大大地扩展了钟表原先的报时功能。

因此，研究数字钟及扩大其应用，有着非常现实的意义。

数字钟计时的标准信号应该是频率相当稳定的秒脉冲，所以要设置标准时间源。

数字钟计时周期是小时，因此必须设置小时计数器，应由模为的秒计数器和分计数器及模为的时计数器组成，秒分时由七段数码管显示。

为使数字钟走时与标准时间致，校时电路是必不可少的。

设计中采用开关控制校时直接用秒脉冲先后对时分秒计数器进行校时操作。

能进行整点报时。

在从分秒开始，每隔秒钟发出次低音嘟的信号，连续五次，最后次要求最高音嘀的信号，此信号结束即达到正点。

本文基于数字钟的的设计原理，利用公司出品软件以及相应的实验平台完成设计。

通过实验了解的各种功能，学习对个子模块设计后的仿真基本方法。

利用所学数字电路知识，用电路元件设计数字钟基本部分，经过仿真调试后下载到实验箱上。

此次设计的数字钟具有清零校时和校分功能计时显示功能整点报时功能。

技术介绍技术概况世纪年代，国际上电子和计算机技术较先进的国家，直在积极探索新的电子电路设计方法，并在设计方法工具等方面进行了彻底的变革，取得了巨大成功。

在电子技术设计领域，可编程逻辑器件如的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。

这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。

这切极大地改变了传统的数字系统设计方法设计过程和设计观念，促进了技术的迅速发展。

是电子设计自动化的缩写，在世纪年代初从计算机辅助设计计算机辅助制造计算机辅助测试和计算机辅助工程的概念发展而来的。

技术就是以计算机为工具，设计者在软件平台上，用硬件描述语言完成设计文件，然后由计算机自动地完成逻辑编译化简分割综合优化布局布线和仿真，直至对于特定目标芯片的适配编译逻辑映射和编程下载等工作。

技术的出现，极大地提高了电路设计的效率和可性，减轻了设计者的劳动强度软件介绍是公司的综合性开发软件，支持原理图以及等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整设计流程。

可以在以及上使用，除了可以使用脚本完成设计流程外，提供了完善的用户图形界面设计方式。

具有运行速度快，界面统，功能集中，易学易用等特点。

支持的核，包含了宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性加快了设计速度。

对第三方工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三放工具。

此外，通过和工具与相结合，可以方便地实现各种应用系统支持的片上可编程系统开发，集系统级设计嵌入式软件开发可编程逻辑设计于体，是种综合性的开发平台。

作为的上代设计软件，由于其出色的易用性而得到了广泛的应用。

目前已经停止了对的更新支持，与之相比不仅仅是支持器件类型的丰富和图形界面的改变。

在中包含了许多诸如和的设计辅助工具，集成了和设计流程，并且继承了友好的图形界面及简便的使用方法。

作为种可编程逻辑的设计环境，由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。

的可编程逻辑软件属于第四代开发平台。

该平台支持个工作组环境下的设计要求，其中包括支持基于的协作设计。

平台与和等供应商的开发工具相兼容。

改进了软件的模块设计功能，增添了编译选项，推进了网络编辑性能，而且提升了调试能力。

支持等乘积项器件在本次设计中，用的软件是公司的闪烁显示仿真图如图图分频模块分频模块完成时钟信号分频输出的种时钟信号，源代码如下仿真图为图图设计过程中遇到的问题在这次设计过程中，我在老师的指导下逐步加深了了解，其间也曾经遇到很多问题，无论是程序设计方面的，还是调试方面的问题。

最后，通过不断的尝试和老师的指导，这些问题终于得到解决。

关于计时器的设计，按照日常所用的钟，我们知道分秒使用，小时可以使用，也可以使用，为了程序实现的简单，我们选用。

并且在设计中，我发现了，闹钟和跳表其实都可以用与计时器样的程序，实现起来十分容易。

首先遇到的问题是，不清楚闹钟与正常时钟如何切换的问题。

后来设计了个使能键终于解决了这个问题。

但其实在此之前，我是想设定个专门为模式转换的信号，而，专门作为闹钟分时计数器的加信号。

但在调试时，总是出现你设定的时钟过于复杂的的警告，后来发现以作为模式选择信号也完全可以实现，就放弃了过去的想法。

但其实，我至今也不知道，为什么不能这样设定。

而且在最初，我并没有把，作为沿触发，把它们设定成了高电平使能。

在仿真的时候突然发现了这个致命的，在他们为高电平的时候，闹钟分时计数器不停加，而且我考虑到，在实验箱上，用按键实现时，同样也会发生这样的问题，最后才改成了最可靠的边沿触发。

结束语经过了两个多月的学习和工作，在张玲老师的悉心指导和严格要求下，我终于完成了技术的多功能数字钟系统的设计的论文。

从课题选择方案论证到具体设计，每步对我来说无疑是巨大的尝试和挑战，也成就了我在大学期间完成的最大的项目。