1、手机端页面文档仅支持阅读 15 页，超过 15 页的文档需使用电脑才能全文阅读。
2、下载的内容跟在线预览是一致的，下载后除PDF外均可任意编辑、修改。
3、所有文档均不包含其他附件，文中所提的附件、附录，在线看不到的下载也不会有。
当用户调节水平分辨时，使能不同的计数器，实现调节。
垂直分辨力上各个采样点的幅度对应在显示屏的纵坐标，当调节示波器的垂直分辨率时，根据现在的档位将波形压缩或伸展，即将点的坐标做相应的变号，电路内部有三个不同进制的计数器，个为进制，工作时每十个点输出个用来达到的精度要求，还有个进制，个进制的计数器，三个计数器的使能端由当前档位控制，当计数器发生进位时输出当前的采样中。
当在进行写数据过程中触发信号是被抑制的当达到预触发深度时，释放触发信号，等待下次触发源的到来。
分辨率调节部分原理同，此部分输入的采样的数值和内部产生的数字信把从进来的数据与触发字进行比较，旦满足设定条件时，会产生触发信号，此信号送到控制器端。
由外部触发电路发出触发信号与内部的两路数字信号进行触发源选择后，控制器得到触发后将采样数据写入到电阻用于调节或选择触发电平，分别为和，后者为可调电位器，可以在范围内任意选择触发电平。
触发电路图见附录。
内部逻辑实现内部逻辑图见附录。
触发电路部分当启动采样后，引脚置于高阻态输出格式为标准二进制编码。
转换电路图见附录，。
触发电路设计数字存储示波器中触发电路的作用是在满足触发条件时开始对采集的数据按规定的起点地址进行存储和显示。
触发电路如图所示。
作温度范围内无失码。
参考输入的驱动和检测连接将外部压降降至最低。
可以将置于待机工作模式，此时功耗降至以下。
模拟输入端接受值范围内胡信号，数字接口支持或逻辑。
可以将数字输出。
信号调理电路见附录。
转换电路是款位模数转换器，内置个片内输入采样保持放大器。
它采用多级流水线架构，内置输出纠错逻辑，可提供精确的性能，并保证在整个工路，其运算公式为根据设计要求，取Ω，Ω，∥Ω。
为了保证信号显示与输入信号同相，再采用搭建反相器，将输出信号接入到后面的中进行采样转换运算电路。
本设计采用了高速放大器来实现这功能。
可以作为出色的缓冲器或有源滤波器用于数据采集系统中，建立时间为，最大输入失调电压低至。
利用来搭建个反向比例运算电较换电路触发电路测试用按键抖动电路及键盘接口电路。
下面只叙述其主要功能实现部分。
信号调理电路由于模拟信号输入为，而所用有效输入为，因此需要输入信号进行比例缩小，因此需要设计个比例存个，时每个点保存个，时每采样个点保存个。
硬件电路设计在的控制板的基础上，为实现系统功能，所设计的外围硬件电路主要包括电源电路信号调理电路转。
转换器的满刻度输入值为，根据题目要求通过外部输入来信号来改变分辨率以适应不同精度。
将采样的值和数字信号的值据当前档位进行计数存储，即时每个点保垂直刻度为。
转换器的输入信号电压幅度为，当示波器满刻度显示时，被测信号的幅度将分别为，中保持的采样速率为，完全可以满足实际需求。
显示分辩率分析显示波形的垂直分辨率显示中的数据为位，其中模拟信号经后的值为位，两路数字信号的值各占位要求中有垂直分辨率为，为，由奈圭斯特定理要求采样速率至少为才能使信号不失真分辨率为时，可以分辨的信号最高频率为，采样速率至少应为，同理分辨率为时，采样速率至少为。
本设计中为，由奈圭斯特定理要求采样速率至少为才能使信号不失真分辨率为时，可以分辨的信号最高频率为，采样速率至少应为，同理分辨率为时，采样速率至少为。
本设计中保持的采样速率为，完全可以满足实际需求。
显示分辩率分析显示波形的垂直分辨率显示中的数据为位，其中模拟信号经后的值为位，两路数字信号的值各占位要求中有垂直分辨率为，垂直刻度为。
转换器的输入信号电压幅度为，当示波器满刻度显示时，被测信号的幅度将分别为。
转换器的满刻度输入值为，根据题目要求通过外部输入来信号来改变分辨率以适应不同精度。
将采样的值和数字信号的值据当前档位进行计数存储，即时每个点保存个，时每个点保存个，时每采样个点保存个。
硬件电路设计在的控制板的基础上，为实现系统功能，所设计的外围硬件电路主要包括电源电路信号调理电路转换电路触发电路测试用按键抖动电路及键盘接口电路。
下面只叙述其主要功能实现部分。
信号调理电路由于模拟信号输入为，而所用有效输入为，因此需要输入信号进行比例缩小，因此需要设计个比例运算电路。
本设计采用了高速放大器来实现这功能。
可以作为出色的缓冲器或有源滤波器用于数据采集系统中，建立时间为，最大输入失调电压低至。
利用来搭建个反向比例运算电较路，其运算公式为根据设计要求，取Ω，Ω，∥Ω。
为了保证信号显示与输入信号同相，再采用搭建反相器，将输出信号接入到后面的中进行采样转换。
信号调理电路见附录。
转换电路是款位模数转换器，内置个片内输入采样保持放大器。
它采用多级流水线架构，内置输出纠错逻辑，可提供精确的性能，并保证在整个工作温度范围内无失码。
参考输入的驱动和检测连接将外部压降降至最低。
可以将置于待机工作模式，此时功耗降至以下。
模拟输入端接受值范围内胡信号，数字接口支持或逻辑。
可以将数字输出引脚置于高阻态输出格式为标准二进制编码。
转换电路图见附录，。
触发电路设计数字存储示波器中触发电路的作用是在满足触发条件时开始对采集的数据按规定的起点地址进行存储和显示。
触发电路如图所示。
电阻用于调节或选择触发电平，分别为和，后者为可调电位器，可以在范围内任意选择触发电平。
触发电路图见附录。
内部逻辑实现内部逻辑图见附录。
触发电路部分当启动采样后，把从进来的数据与触发字进行比较，旦满足设定条件时，会产生触发信号，此信号送到控制器端。
由外部触发电路发出触发信号与内部的两路数字信号进行触发源选择后，控制器得到触发后将采样数据写入到中。
当在进行写数据过程中触发信号是被抑制的当达到预触发深度时，释放触发信号，等待下次触发源的到来。
分辨率调节部分原理同，此部分输入的采样的数值和内部产生的数字信号，电路内部有三个不同进制的计数器，个为进制，工作时每十个点输出个用来达到的精度要求，还有个进制，个进制的计数器，三个计数器的使能端由当前档位控制，当计数器发生进位时输出当前的采样值和数字信号的值。
当用户调节水平分辨时，使能不同的计数器，实现调节。
垂直分辨力上各个采样点的幅度对应在显示屏的纵坐标，当调节示波器的垂直分辨率时，根据现在的档位将波形压缩或伸展，即将点的坐标做相应的变化。
存储使用个双口，写和读分开，波形数据满足触发条件时送进，存储了个点，其中前组送住显示。
存储部分题目要求掉电不丢失，因此我们使用开发板上的块的型号为的存储器，当按下存储健后，把中的数据写到中，根据资料中的读写时序图，使用状态机实现这个过程，当按下回显的按键时将中的数据读回图像显示，再显示出来。
数字信号发生部分利用的原理，在内部生成个信号发生器。
主要包括频率控制寄存器高速相位累加器和比较器三个部分。
频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码而相位累加器根据频率控制码在每个时钟周期内进行相位累加，得到个相位值比较器则对该相位值计算数字化正弦波幅度输出。
下图为可调数字信号产生的流程图显示部分将要显示点的坐标与图形数据进行数学比较，得到是否要显示，可以多个比较得到多个要显示的数据，从而得。
按键值设置为输出输出设置为输入，若读回值不是，设置为输出输出设置为输入读回值取高四位设置为输出输出设置为输入读回值取低四位初始化键盘接口初始化输出接口，显示的开关调节水平显示的时间单位，调节垂直显示幅度单位
TOP22【毕业设计】VGA显示的多通道数字示波器设计.doc文档免费在线阅读
