19【毕业设计】南昌航空大学数字频率计设计文档

当第个秒信号到来时，端为高电平，其他端都为低电平，这时端的信号输入到阀门电路，阀门开启，进行计数当第二个秒信号到来时，端为高电平，端就为低电平，所以阀门关闭计数停止，上秒所计的脉冲个图逻辑控制电路数得到锁存当第三个秒信号到来的瞬间，端出现瞬间的高电平，端端接芯片的清零端，使清零，然后又进行计数，这样便实现了计数锁存和清零的循环。

同时清零信号还会接到计数器的清零端使计数器清零。

它们有个输入端复位端，时钟端和也叫。

有十个译码输出端。

在复位状态时，只有表现为高电平状态，其它端均为低电平状态。

另外还有进位输入端，可作为级联时使用。

的管脚排列及真值表分别如图和表所示图表计数电路计数电路如下图所示图计数电路计数电路由片芯片以置零法接成进制计数器，用来对进行计数，脉冲信号到来时计数器开阀门电路阀门电路图如下图阀门电路阀门电路由与非门构成，只有在秒信号内阀门才开启，这时待测信号的每个周期都会使阀门电路输出个高电平，送入计数电路进行计数。

逻辑。

当电容充电到电源电压的时，电容开始经管脚对地放电。

当电容放电到电源电压的时，脚内部断开，电源又开始对电容充电。

如此重复上述过程，在脚可输出矩形波。

其周期为图时基电路图信号的负半周，锁存器的输出为低电平这样就把个周期信号转变成了方波信号。

时基电路时基电路图如右图所示时基电路由芯片接成多谐振荡器，该振荡器可产生秒信号。

当直流电源接通后，电源通过对电容充电本身具有清零功能，因而可实现计数锁存和清零的循环。

第四章单元电路设计与计算整形电路整形电路图如下图整形电路图向输入端输入周期信号，在信号的正半周时，由锁存器的特性表可知输出端为高电平在输入能显示出待测信号的频率值。

逻辑控制电路逻辑控制电路的主要器件是芯片，该芯片在输入周期脉冲信号时，其输出端会依次出现高电平，因而可构成十进制顺序脉冲发生器这样便可产生计数和锁存信号，而芯片进行计数芯片自身有计数和保持功能，只要通过逻辑电路输入相应的控制信号，就能实现计数和锁存功能。

译码显示电路该电路由片芯片构成，对计数器的信号进行译码，然后对译码管进行驱动，这样译码管就电路由与非门组成，只有在秒信号到来时阀门才会开启，此时便会对待测信号进行计数，其他时候阀门关闭，计数停止。

计数锁存电路此电路由四个十进制计数器构成，四个芯片接成进制计数器，用来对的频率三角波和方波信号时输出都为方波信号，而且输入与输出信号波形的周期没有改变。

时基电路时基电路由芯片构成个多谐振荡器，其作用是产生个秒信号，用来计算秒内的脉冲个数，即待测信号的频率。

阀门电路阀门电路却较难实现，因此，测周法不适合本设计要求。

原理框图图原理框图时基电路阀门电路计数锁存电路译码显示电路逻辑控制电路第三章系统组成及工作原理整形电路整形电路主要由个锁存器构成，当输入正弦波，被测信号频率越低，误差越小，测量精度也就越高。

方案比较测频法能比较直观的测出待测信号的频率，而测周法所获得的信号周期数据，还需要求倒数运算才能得到信号频率，而二进制数据的求倒数运算中小规模数字集成若在时间内的计数值为，则有即侧周法测量的误差与信号频率成正比，而与高频率标准计数信号的频率成反比。

当为常数时后用个已知周期的高频方波信号作为计数脉冲，在个信号周期的时间内对信号进行计数，如图所示被测信号闸门信号计数值被测信号信号二分频高频信号高，误差越小而信号频率越低，则测量误差越大。

因此，测频法适合于对高频信号的测量，频率越高，测量精度也越高。

测周法首先把被测信号进行二分频，获得个高电平时间或低电平时间都是个信号周期的方波信号，然基本思想是对频率为的周期信号，用个标准闸门信号，对被测信号的重复周期数进行计数，当计数结果为时，其信号频率为如图所示图测脉宽法的原理框图测频法的测量误差与信号频率有关信号频率越讨论测量误差的形成原因并提出改进方案提高测频范围的方案输入保护输入信号为正弦波三角波方波的情况与集成信号发生器的合成主要参考元器件第二章设计方案测频法测频法的最重要的基础产品之，已广泛地深入到各个应用领域第章设计要求基本要求采用基本数字集成电路设计制作简易数字频率计，要求测量频率范围为，测量分辨率为，并使用数码管显示。

提高要求数字集成电路广泛用于计算机控制与测量系统，以及其它电子设备中。

般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的个特点。

数字集成电路作为电子技术最数字集成电路广泛用于计算机控制与测量系统，以及其它电子设备中。

般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的个特点。

数字集成电路作为电子技术最重要的基础产品之，已广泛地深入到各个应用领域第章设计要求基本要求采用基本数字集成电路设计制作简易数字频率计，要求测量频率范围为，测量分辨率为，并使用数码管显示。

提高要求讨论测量误差的形成原因并提出改进方案提高测频范围的方案输入保护输入信号为正弦波三角波方波的情况与集成信号发生器的合成主要参考元器件第二章设计方案测频法测频法的基本思想是对频率为的周期信号，用个标准闸门信号，对被测信号的重复周期数进行计数，当计数结果为时，其信号频率为如图所示图测脉宽法的原理框图测频法的测量误差与信号频率有关信号频率越高，误差越小而信号频率越低，则测量误差越大。

因此，测频法适合于对高频信号的测量，频率越高，测量精度也越高。

测周法首先把被测信号进行二分频，获得个高电平时间或低电平时间都是个信号周期的方波信号，然后用个已知周期的高频方波信号作为计数脉冲，在个信号周期的时间内对信号进行计数，如图所示被测信号闸门信号计数值被测信号信号二分频高频信号若在时间内的计数值为，则有即侧周法测量的误差与信号频率成正比，而与高频率标准计数信号的频率成反比。

当为常数时，被测信号频率越低，误差越小，测量精度也就越高。

方案比较测频法能比较直观的测出待测信号的频率，而测周法所获得的信号周期数据，还需要求倒数运算才能得到信号频率，而二进制数据的求倒数运算中小规模数字集成电路却较难实现，因此，测周法不适合本设计要求。

原理框图图原理框图时基电路阀门电路计数锁存电路译码显示电路逻辑控制电路第三章系统组成及工作原理整形电路整形电路主要由个锁存器构成，当输入正弦波三角波和方波信号时输出都为方波信号，而且输入与输出信号波形的周期没有改变。

时基电路时基电路由芯片构成个多谐振荡器，其作用是产生个秒信号，用来计算秒内的脉冲个数，即待测信号的频率。

阀门电路阀门电路由与非门组成，只有在秒信号到来时阀门才会开启，此时便会对待测信号进行计数，其他时候阀门关闭，计数停止。

计数锁存电路此电路由四个十进制计数器构成，四个芯片接成进制计数器，用来对的频率进行计数芯片自身有计数和保持功能，只要通过逻辑电路输入相应的控制信号，就能实现计数和锁存功能。

译码显示电路该电路由片芯片构成，对计数器的信号进行译码，然后对译码管进行驱动，这样译码管就能显示出待测信号的频率值。

逻辑控制电路逻辑控制电路的主要器件是芯片，该芯片在输入周期脉冲信号时，其输出端会依次出现高电平，因而可构成十进制顺序脉冲发生器这样便可产生计数和锁存信号，而芯片本身具有清零功能，因而可实现计数锁存和清零的循环。

第四章单元电路设计与计算整形电路整形电路图如下图整形电路图向输入端输入周期信号，在信号的正半周时，由锁存器的特性表可知输出端为高电平在输入信号的负半周，锁存器的输出为低电平这样就把个周期信号转变成了方波信号。

时基电路时基电路图如右图所示时基电路由芯片接成多谐振荡器，该振荡器可产生秒信号。

当直流电源接通后，电源通过对电容充电。

当电容充电到电源电压的时，电容开始经管脚对地放电。

当电容放电到电源电压的时，脚内部断开，电源又开始对电容充电。

如此重复上述过程，在脚可输出矩形波。

其周期为图时基电路图阀门电路阀门电路图如下图阀门电路阀门电路由与非门构成，只有在秒信号内阀门才开启，这时待测信号的每个周期都会使阀门电路输出个高电平，送入计数电路进行计数。

逻辑控制电路控制电路图如右图所示控制电路的主体是芯片，当输入端输入连续的周期信号时其输出端依次输出高电平。

当第个秒信号到来时，端为高电平，其他端都为低电平，这时端的信号输入到阀门电路，阀门开启，进行计数当第二个秒信号到来时，端为高电平，端就为低电平，所以阀门关闭计数停止，上秒所计的脉冲个图逻辑控制电路数得到锁阀门电路阀门电路图如下图阀门电路阀门电路由与非门构成，只有在秒信号内阀门才开启，这时待测信号的每个周期都会使阀门电路输出个高电平，送入计数电路进行计数。

逻辑控制电路控制电路图如右图所示控制电路的主体是芯片，当输入端输入连续的周期信号时其输出端依次输出高电平。

当第个秒信号到来时，端为高电平，其他端都为低电平，这时端的信号输入到阀门电路，阀门开启，进行计数当第二个秒信号到来时，端为高电平，端就为低电平，所以阀门关闭计数停止，上秒所计的脉冲个图逻辑控制电路数得到锁存当第三个秒信号到来的瞬间，端出现瞬间的高电平，端端接芯片的清零端，使清零，然后又进行计数，这样便实现了计数锁存和清零的循环。

同时清零信号还会接到计数器的清零端使计数器清零。

它们有个输入端复位端，时钟端和也叫。

有十个译码输出端。

在复位状态时，只有表现为高电平状态，其它端均为低电平状态。

另外还有进位输入端，可作为级联时使用。

的管脚排列及真值表分别如图和表所示图表计数电路计数电路如下图所示图计数电路计数电路由片芯片以置零法接成进制计数器，用来对进行计数，脉冲信号到来时计数器开始计数，然后输出到译码器，当清零信号来时，计数器会进行清零。

译码显示电路译码显示电路图如下图译码显示电路该电路由片驱动个共