1、手机端页面文档仅支持阅读 15 页，超过 15 页的文档需使用电脑才能全文阅读。
2、下载的内容跟在线预览是一致的，下载后除PDF外均可任意编辑、修改。
3、所有文档均不包含其他附件，文中所提的附件、附录，在线看不到的下载也不会有。
首先是对数码管数码管的管脚图和功能表详见附录的显示进行了调测。
图显示电路调测连接图如图所示接好显示电路这里就只给出个数码管说明下。
然后将的端接地。
然后给的端分别接高低电平，数码管就会显示对应的数字。
比如分别接，那么数码管就对应显示数字同样，还有两个数码管也按上图接好。
接好后的测试方法同上。
端都是用临时的线连接。
因为在后面这些端都是连接控制电路产生清零锁存信号的输出端。
控制电路的调测控制电路的连接图如图所示，其中两个的端分别接了，的输入的的频率是，此时的功能是测量范围是。
由调试波形可以知道电路设计是正确的。
这部分是测量频率的功能。
同时控制电路还要实现测量周期和脉宽的功能，在前面已经说明的如何测量周期的算法，它的方法刚好和测量频率的相反，测频率的时候时基信号作为闸门信号，而测量周期是第二个数码管的小数点要显示。
接测量频率的时候，它所测信号频率的范围是，那么显示的时候，最高位的数码管的小数点也要显示。
对比下两个输入的高低电平可以发现位不样，显示的小数点就定的测量功能。
小数点显示电路设计在测量频率的时候，由于分个档位，那么在不同的档的时候，小数点也要跟着显示。
比如接测量频率的时候，它所测信号频率的范围是，那么在显示的时候三个数码管的。
图中电路的信号经过分频后选择的是的信号为基准信号。
那么这个电路实现测量频率的范围是的信号的频率。
同时控制电路也实现了对被测信号的周期和脉宽的测量。
当的取定的值，电路实现沿。
图计数器信号波形端输入波形段清零信号波形锁存端波形图图，是测量被测信号频率是的频率的图。
由于软件篇幅的关系。
时基电路产生的信号直接用信号发生器来代替，那么会发现数字直在闪动。
那么通过锁存信号可以实现计数的时候让数码管不显示，计完数后，让数码管显示计数器计到的数字的功能。
根据图可以看到，当到达下降沿的时候，此时的端的输入信号也刚好到达下降行了清零。
根据的管脚图和功能表详见附录的功能表可以知道，当锁存信号为高电平的时候，不送数。
如果不让锁存的话，那么计数器输出的信号直往数码管里送。
由于在计数，那么数码管上面直显示数字，由于频率大个波形是被测信号的波形图第二个是端输入信号的波形图第三个是计数器的清零信号。
第四个是锁存信号。
是高电平的时候计数器开始工作。
为低电平的时候，计数器清零。
根据图得知在计数之前对计数器进接的时候实现的是测量被测信号周期的功能。
当的接的时候实现的是测量被测信号脉宽的功能。
图是测试被测信号频率时的计数器信号波形端输入波形段清零信号波形锁存端波形图。
其中第所要测量的东西。
比如频率，周期，脉宽。
同时控制电路还要产生的清零信号，的锁存信号。
控制电路。
计数电路和译码显示电路详细的电路如图所示。
当的接的时候电路实现的是测量被测信号频率的功能。
当的高电平持续的时间为，那么这个信号可以用来导通闸门和关闭闸门。
图闸门电路图控制电路设计通过分析我们知道控制电路这部分是本实验的最为关键和难搞的模块。
其中控制模块里面又有几个小的模块，通过控制选择输入时钟脉冲上升和下降时间无限制，为低电平时，计数器清零。
的方波作为的端，如图，信号通过后，从输出的信号高电平的脉宽刚好为信号的个周期，相当于将原信号二分频。
也就是的输出信号是这里我们以输出的信号为例。
分析其通过后出现的波形图的管脚图功能表和波形图详见附录。
是位计数器，具有个译码输出端，输入端，时钟输入端的施密特触发器具有脉冲整形功能，对计如图所示，通过数据选择器来选择所要的分频分频和分频。
的接拨盘开关来对选频进行控制。
当输入时输出的方波的频率是当输入时输出的方波的频率是当输入时输出的方波的频率过将连接至下计数器的输入端可实现级联，同时后者的输入保持低电平。
如图所示，产生的的信号经过三次分频后得到个频率分别为和的方波。
图的方波分频后波形图闸门电路设步级计数器构成，计数器级为型触发器，具有内部可交换和线，用于在时钟上升沿或下降沿加计数，在单个运算中，输入保持高电平，且在上升沿进位，线为高电平时清零。
计数器在脉动模式可级联，通非常接近的频率。
第二部分为分频电路，主要由组成的管脚图，功能表及波形图详见附录，因为振荡器产生的是的脉冲，也就是其周期是，而时基信号要求为和。
为双加计数器，由两个相同的同计算公式为，因此，我们可以计算出各个参数通过计算确定了取欧姆，取欧姆，电容取这样我们得到了比较稳定的脉冲。
在和之间接了个的电位器便于在后面调节使得能够产生非计算公式为，因此，我们可以计算出各个参数通过计算确定了取欧姆，取欧姆，电容取这样我们得到了比较稳定的脉冲。
在和之间接了个的电位器便于在后面调节使得能够产生非常接近的频率。
第二部分为分频电路，主要由组成的管脚图，功能表及波形图详见附录，因为振荡器产生的是的脉冲，也就是其周期是，而时基信号要求为和。
为双加计数器，由两个相同的同步级计数器构成，计数器级为型触发器，具有内部可交换和线，用于在时钟上升沿或下降沿加计数，在单个运算中，输入保持高电平，且在上升沿进位，线为高电平时清零。
计数器在脉动模式可级联，通过将连接至下计数器的输入端可实现级联，同时后者的输入保持低电平。
如图所示，产生的的信号经过三次分频后得到个频率分别为和的方波。
图的方波分频后波形图闸门电路设计如图所示，通过数据选择器来选择所要的分频分频和分频。
的接拨盘开关来对选频进行控制。
当输入时输出的方波的频率是当输入时输出的方波的频率是当输入时输出的方波的频率是这里我们以输出的信号为例。
分析其通过后出现的波形图的管脚图功能表和波形图详见附录。
是位计数器，具有个译码输出端，输入端，时钟输入端的施密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，为低电平时，计数器清零。
的方波作为的端，如图，信号通过后，从输出的信号高电平的脉宽刚好为信号的个周期，相当于将原信号二分频。
也就是的输出信号高电平持续的时间为，那么这个信号可以用来导通闸门和关闭闸门。
图闸门电路图控制电路设计通过分析我们知道控制电路这部分是本实验的最为关键和难搞的模块。
其中控制模块里面又有几个小的模块，通过控制选择所要测量的东西。
比如频率，周期，脉宽。
同时控制电路还要产生的清零信号，的锁存信号。
控制电路。
计数电路和译码显示电路详细的电路如图所示。
当的接的时候电路实现的是测量被测信号频率的功能。
当的接的时候实现的是测量被测信号周期的功能。
当的接的时候实现的是测量被测信号脉宽的功能。
图是测试被测信号频率时的计数器信号波形端输入波形段清零信号波形锁存端波形图。
其中第个波形是被测信号的波形图第二个是端输入信号的波形图第三个是计数器的清零信号。
第四个是锁存信号。
是高电平的时候计数器开始工作。
为低电平的时候，计数器清零。
根据图得知在计数之前对计数器进行了清零。
根据的管脚图和功能表详见附录的功能表可以知道，当锁存信号为高电平的时候，不送数。
如果不让锁存的话，那么计数器输出的信号直往数码管里送。
由于在计数，那么数码管上面直显示数字，由于频率大，那么会发现数字直在闪动。
那么通过锁存信号可以实现计数的时候让数码管不显示，计完数后，让数码管显示计数器计到的数字的功能。
根据图可以看到，当到达下降沿的时候，此时的端的输入信号也刚好到达下降沿。
图计数器信号波形端输入波形段清零信号波形锁存端波形图图，是测量被测信号频率是的频率的图。
由于软件篇幅的关系。
时基电路产生的信号直接用信号发生器来代替。
图中电路的信号经过分频后选择的是的信号为基准信号。
那么这个电路实现测量频率的范围是的信号的频率。
同时控制电路也实现了对被测信号的周期和脉宽的测量。
当的取定的值，电路实现定的测量功能。
小数点显示电路设计在测量频率的时候，由于分个档位，那么在不同的档的时候，小数点也要跟着显示。
比如接测量频率的时候，它所测信号频率的范围是，那么在显示的时候三个数码管的第二个数码管的小数点要显示。
接测量频率的时候，它所测信号频率的范围是，那么显示的时候，最高位的数码管的小数点也要显示。
对比下两个输入的高低电平可以发现位不样，显示的小数点就不样。
我们可以想到可以通过数据选择器来实现小数点显示的问题。
具体的实现方法见图所示。
整体电路图图整体电路图整机原件清单元件数量元件数量定时器片片Ω个两片Ω个拨盘开关个电位器个片片三片三片三片片数码管三个灯个保护电阻四个电容两个直流电源个导线若干第四章测试与调整时基电路的调测首先调测时基信号，通过定时器阻容件构成多谐振荡器的两个暂态时间公式，选择Ω，Ω，。
把产生的信号接到示波器中，调节电位器使得输出的信号的频率为。
同时输出信号的频率也要稳定。
TOP21【毕业设计】吉首大学简易数字频率计设计报告.doc文档免费在线阅读
