环路中使用了两片，共六个计数器，分别表示为。它们分别工作在三种工作模式。为计数中断方式，为单稳方式，为分频方式。除地址线数据线外，每个芯片还有时钟输入端门控信号输入端和输出端。数字鉴相器电原理图及波形图如图图所示。输出信号宽度正比于信号及上升沿之间的相位差，最大值为的码元宽度。称此鉴相器为触发器型鉴相器，称包含有触发器型鉴相器的数字环路为触发器型数字锁相环。波形电路图数字鉴相器量化器把相位误差变为多进制数字信号除高频成分后得到信息进入到压控震荡器里面，控制频率随输入电压线性地变化这样经过个很短的时间，的输出就会稳定于期望五具体设计用于提取相原理方框图其工作过程如下压控振荡器的输出经过采集并分频输出和基准信号同时输入鉴相器鉴相器通过比较上述两个信号的频率差，然后输出个直流脉冲电压进入到滤波器里面，滤数字信号中提取位同步信号。而直接从数字信号中提取位同步信号也有不止种方法滤波法，锁相法两种方法。本课程设计采用的就是用数字锁相环提取位同步信号的方法，这种方法又称为数字锁相。数字锁电路原理图数字锁信号的编码方式码元中存在长连或长连。位同步的主要技术指标有静态相差相位抖动同步建立时间和同步保持时间。数字通信中位同步恢复的方法主要有两种，种是发端专门发送导频信号，而另种是直接从步脉冲或位同步脉冲。要使数字通信设备正常工作，离不开正确的位同步信号。如果位同步脉冲发生严重抖动或缺位，则使数字通信产生误码严重时使通信造成中断。影响位同步恢复的主要原因输入位同步电路的信号质量因此，接收端必须产生个用作抽样判决的定时脉冲序列，它和接收码元的终止时刻应对齐。我们把在接收端产生与接收码元的重复频率和相位致的定时脉冲序列的过程称为码元同步或位同步，而称这个定时脉冲序列为码元同本振输出的相位进行调整，最后得到正确的位同步信号。位同步相关知识的简单介绍数字通信中，除了有载波同步的问题外，还有位同步的问题。因为信息是串相继的信号码元的序列，解调时常需知道每个码元的起止时刻。的第位拨上后，数字锁相环的本振频率就被设置在。在图中，单片机将输入的码与数字锁相环本振输出的信号的相位进行鉴相比较两个信号的上升沿，用将相位差进行量化后得到的数值对数字锁相环位同步输出图位同步电路原理图只能从码速率为通过拨码开关选择的码中提取出位同步信号。以码速率为的码为例，将相同，则要求每个振荡器的频率稳定度不能低于代入式后，得解得若同步保持时间的指标给定，也可由上式求出收发两端振荡器频率稳定度的要求为此频率误差是由收发两端振荡器造成的。若两振荡器的频率稳定度有频差存在时，每经过时间，收发两端就会产生的时间漂移。反过来，若规定两端容许的最大时间漂移为秒为常数，需要经过多少时间才会达到此值呢这样求出的时间就是同步保持时间。，则式中的为收发两端固有码元重复频率的几何平均值，且有由式可得再由式，上式可写为式说明了当由于收发双方的固有位定时重复频率之间总存在频差，收端同步信号的相位就会逐渐发生漂移，时间越长，相位漂移量越大，直至漂移量达到准许的最大值，就算失步了。设收发两端固有的码元周期分别为和况占半。由于数字锁相法中是从数据过零点中提取作比相用的标准脉冲的，因此平均来说，每秒可调整次相位，故同步建立时间为秒同步保持时间当同步建立后，旦输入信号中断，冲的相位与输入信号码元的相位相差秒，而锁相环每调整步仅能移秒，故所需最大的调整次数为接收随机数字信号时，可近似认为两相邻码元中出现的概率相等，其中，有过零点的情的相位误差有时不用相位差而用时间差来表示相位误差。因每码元的周期为，故得同步建立时间同步建立时间即为失去同步后重建同步所需的最长时间。为了求这个最长时间，令位同步脉冲的相位误差有时不用相位差而用时间差来表示相位误差。因每码元的周期为，故得同步建立时间同步建立时间即为失去同步后重建同步所需的最长时间。为了求这个最长时间，令位同步脉冲的相位与输入信号码元的相位相差秒，而锁相环每调整步仅能移秒，故所需最大的调整次数为接收随机数字信号时，可近似认为两相邻码元中出现的概率相等，其中，有过零点的情况占半。由于数字锁相法中是从数据过零点中提取作比相用的标准脉冲的，因此平均来说，每秒可调整次相位，故同步建立时间为秒同步保持时间当同步建立后，旦输入信号中断，由于收发双方的固有位定时重复频率之间总存在频差，收端同步信号的相位就会逐渐发生漂移，时间越长，相位漂移量越大，直至漂移量达到准许的最大值，就算失步了。设收发两端固有的码元周期分别为和，则式中的为收发两端固有码元重复频率的几何平均值，且有由式可得再由式，上式可写为式说明了当有频差存在时，每经过时间，收发两端就会产生的时间漂移。反过来，若规定两端容许的最大时间漂移为秒为常数，需要经过多少时间才会达到此值呢这样求出的时间就是同步保持时间。代入式后，得解得若同步保持时间的指标给定，也可由上式求出收发两端振荡器频率稳定度的要求为此频率误差是由收发两端振荡器造成的。若两振荡器的频率稳定度相同，则要求每个振荡器的频率稳定度不能低于位同步输出图位同步电路原理图只能从码速率为通过拨码开关选择的码中提取出位同步信号。以码速率为的码为例，将的第位拨上后，数字锁相环的本振频率就被设置在。在图中，单片机将输入的码与数字锁相环本振输出的信号的相位进行鉴相比较两个信号的上升沿，用将相位差进行量化后得到的数值对数字锁相环本振输出的相位进行调整，最后得到正确的位同步信号。位同步相关知识的简单介绍数字通信中，除了有载波同步的问题外，还有位同步的问题。因为信息是串相继的信号码元的序列，解调时常需知道每个码元的起止时刻。因此，接收端必须产生个用作抽样判决的定时脉冲序列，它和接收码元的终止时刻应对齐。我们把在接收端产生与接收码元的重复频率和相位致的定时脉冲序列的过程称为码元同步或位同步，而称这个定时脉冲序列为码元同步脉冲或位同步脉冲。要使数字通信设备正常工作，离不开正确的位同步信号。如果位同步脉冲发生严重抖动或缺位，则使数字通信产生误码严重时使通信造成中断。影响位同步恢复的主要原因输入位同步电路的信号质量信号的编码方式码元中存在长连或长连。位同步的主要技术指标有静态相差相位抖动同步建立时间和同步保持时间。数字通信中位同步恢复的方法主要有两种，种是发端专门发送导频信号，而另种是直接从数字信号中提取位同步信号。而直接从数字信号中提取位同步信号也有不止种方法滤波法，锁相法两种方法。本课程设计采用的就是用数字锁相环提取位同步信号的方法，这种方法又称为数字锁相。数字锁电路原理图数字锁相原理方框图其工作过程如下压控振荡器的输出经过采集并分频输出和基准信号同时输入鉴相器鉴相器通过比较上述两个信号的频率差，然后输出个直流脉冲电压进入到滤波器里面，滤除高频成分后得到信息进入到压控震荡器里面，控制频率随输入电压线性地变化这样经过个很短的时间，的输出就会稳定于期望五具体设计用于提取位同步信号的数字环有超前滞后型数字环和触发器型数字环，系统中的位同步提取模块用的是触发器型数字环，它具有捕捉时间短抗噪能力强等特点。位同步模块原理框图如图所示。晶振数控振荡器数字环路滤波器控制器鉴相器量化器脉冲展宽图位同步器方框图位同步模块有以下测试点及输入输出点基带信号输入点测试点个位同步信号输出点测试点个图中各单元与电路板上元器件的对应关系如下晶振晶体控制器或门计数器鉴相器触发器量化器可编程计数器数字环路滤波器由软件完成数控振荡脉冲展宽器单稳态触发器位同步器由控制器数字锁相环及脉冲展宽器组成，数字锁相环包括数字鉴相器量化器数字环路滤波器数控振荡器等单元。下面介绍位同步器的工作原理。数字锁相环是个单片机系统，主要器件是单片机及可编程计数器。环路中使用了两片，共六个计数器，分别表示为。它们分别工作在三种工作模式。为计数中断方式，为单稳方式，为分频方式。除地址线数据线外，每个芯片还有时钟输入端门控信号输入端和输出端。数字鉴相器电原理图及波形图如图图所示。输出信号宽度正比于信号及上升沿之间的相位差，最大值为的码元宽度。称此鉴相器为触发器型鉴相器，称包含有触发器型鉴相器的数字环路为触发器型数字锁相环。波形电路图数字鉴相器量化器把相位误差变为多进制数字信号