设计中选取的基准信号频率为，为了得到高电平的周期性闸门信号，本设计采用对频率为基准信号先进行分频，再进行个分频，最后进行分频，再用非门对分频出的信号进行取其元件符号图如下图所示。控制模块设计闸门信号的设计频率计电路工作时先要产生个计数允许信号即闸门信号，闸门信号的宽度为单位时间，如。在闸门信号有效时间内，对被测信号计数，即为信号的频率。该频率其计数值在到之间循环变化，为计数进位输出信号，作为后面的量程自动切换模块的输入脉冲。因此仿真结果正确无误，可将以上设计的位十进制计数器设置成可调用的元件，以备高层设计中使用，出个十进制计数器元件，并按如图所示的位十进制计数器的顶层原理图完成电路连接。完成位十进制计数器的原理图编辑以后，即可进行仿真测试和波形分析，其仿真输出波形如图所示，当是后进行仿真，其仿真波形如下在项目编译仿真成功后，将设计的十进制计数器电路设置成可调用的元件，用于以下的顶层设计。位十进制计数器的顶层设计新建个原理图编辑窗，从当前的工程目录中凋计数器进位输出是计数器的状态输出是始终输入端是复位控制输入端，当时是使能控制输入端，当时，计数器计数，当时，计数器保持状态不变。编译成功在源程序中是量程切换模块被测信号锁存清零使能基准信号脉冲形成模块计数模块译码模块控制模块分频模块十进制计数器元件的设计十进制计数器的程序如下到时钟脉冲输入端的待测信号产生的脉冲进行计数，十进制计数器具有集束使能清零控制和进位扩展输出的功能。使能信号和清零信号由闸门控制模块的控制信号发生器所产生来对个级联十进制计数器周期性的计数进行控制。冲形成模块计数模块译码显示模块控制模块量程自动切换模块分频模块锁存信号清零使能被测信号基准信号第章频率计测量频率的层次化设计方案位十进制计数器模块位十进制计数器模块包含个级联十进制计数器，用来对施加到冲形成模块计数模块译码显示模块控制模块量程自动切换模块分频模块锁存信号清零使能被测信号基准信号第章频率计测量频率的层次化设计方案位十进制计数器模块位十进制计数器模块包含个级联十进制计数器，用来对施加到时钟脉冲输入端的待测信号产生的脉冲进行计数，十进制计数器具有集束使能清零控制和进位扩展输出的功能。使能信号和清零信号由闸门控制模块的控制信号发生器所产生来对个级联十进制计数器周期性的计数进行控制。十进制计数器元件的设计十进制计数器的程序如下脉冲形成模块计数模块译码模块控制模块分频模块量程切换模块被测信号锁存清零使能基准信号在源程序中是计数器进位输出是计数器的状态输出是始终输入端是复位控制输入端，当时是使能控制输入端，当时，计数器计数，当时，计数器保持状态不变。编译成功后进行仿真，其仿真波形如下在项目编译仿真成功后，将设计的十进制计数器电路设置成可调用的元件，用于以下的顶层设计。位十进制计数器的顶层设计新建个原理图编辑窗，从当前的工程目录中凋出个十进制计数器元件，并按如图所示的位十进制计数器的顶层原理图完成电路连接。完成位十进制计数器的原理图编辑以后，即可进行仿真测试和波形分析，其仿真输出波形如图所示，当是其计数值在到之间循环变化，为计数进位输出信号，作为后面的量程自动切换模块的输入脉冲。因此仿真结果正确无误，可将以上设计的位十进制计数器设置成可调用的元件，以备高层设计中使用，其元件符号图如下图所示。控制模块设计闸门信号的设计频率计电路工作时先要产生个计数允许信号即闸门信号，闸门信号的宽度为单位时间，如。在闸门信号有效时间内，对被测信号计数，即为信号的频率。该频率计电路的精度取决于闸门信号。本设计中选取的基准信号频率为，为了得到高电平的周期性闸门信号，本设计采用对频率为基准信号先进行分频，再进行个分频，最后进行分频，再用非门对分频出的信号进行取非变换，这样得到的门闸信号高电平为秒钟。进制计数器的程序如下编译成功后生成元件图如下进制计数器的程序如下编译成功后生成元件图如下触发器的设计其程序如下程序中，是的码输入为动态扫描后的驱动显示管电生成元件涂如下译码电路的设计将寄存器动态扫描电路和驱动电路按下图连接。编译通过后，对该电路进行仿真，其波形如下图如图所示，其电路实现了动态驱动显示功能，其波形正确无误，将其电路生成如下可调用元件图量程自动切换模块当计数器计数达到时，再来脉冲就超出量程，为了使计数器计数正确，需要用量程自动切换对计数显示进行量程切换，增加量程自动切换模块也加大了对频率测量的范围。加法器设计用加法器对计数器溢出脉冲进行计数，用加法器的后两位二进制数值对被测信号进行相应的分频来实现量程切换。其加法器程序如下编译成功后，生成如下元件将生成的加法器和触发器按如下电路连接。编译成功后，对其电路进行仿真，波形图如下其波形图正确无误后生成元件图如下第章频率计测量频率的顶层设计和仿真频率计主体电路顶层原理图设计在成功完成底层单元电路模块设计仿真后，可根据第章的测频原理图，把上面的各个模块按照下图连接起来。对上面的测频总电路图进行仿真，其波形图如下图。如图所示，其仿真波形正确无误。第章频率计测量周期的层次化设计方案计数模块其模块与实现测量频率时的功能样，该模块调用测频率时的计数模块。译码模块其模块与实现测量频率时的功能样，该模块调用测频率时的译码模块。分频模块分频模块是将基准信号进行衰减来进行对被测频率的单位切换。进制计数器的设计其程序如下编译成功后生成元件图如下本设计中测周期时选取的基准信号频率为，为了得到不同周期的信号与被测信号进行比较来测量被测信号的周期，用八选数据选择器译码器和已编程好生成的元件如下图进行连接。编译成功后进行仿真，其波形仿真如下其波形正确无误，将其电路生成能调用的元件图如下控制模块该模块主要根据输入被测信号，产生计数允许计数信号，该信号的高电平的持续时间即计数允许时间，与输入的被测信号周期相同产生清零信号，在计数使能前对计数器先清零产生存储信号，在计数结束后，利用上升沿把最新的频率测量值保存在显示寄存器中。不失般性，控制信号发生器用构成分频计数器，用个与非门，个或非门和个异或门实现种译码状态，为了产生清零信号，使能信和存储信号。其原理图如下图所示。对其原理电路进行仿真，其波形如下其波形正确无误，生成可调用元件图如下量程切换模块该模块是对被测频率的周期单位进行切换，使频率计测量周期的范围加大。加法器设计其程序如下其仿真无误后，生成可调用元件图如下将生成的加法器和触发器按如下电路连接。将设计的电路进行仿真，其波形图如下其波形图正确无误，生成可调用元件图如下频率计测量周期顶层电路原理图设计在成功完成底层单元电路模块设计仿真后，可根据第章的测频原理图，把上面的各个模块按照下图连接起来。将其电路进行仿真，其波形如下如图所示，其波形正确无误。第章下载测试编译程序设计好后进行编译保存。管脚配置编译好后对其输入输出信号进行管脚配置。编程下载和测试编程下载在实验箱上按照管脚配置进行连线，然后下载到实验箱上。测试频率测试把下载到实验箱上的频率计对实验箱上的基准频率进行测试，对照测得的频率和实际频率，看设计的程序是否正确。周期测试把下载到实验箱上的频率计对实验箱上的基准频率进行周期测试，计算出其理论周期，对照测得的周期时发现与计算出的周期致。心得体会经过两个星期的课程设计及学习，从对的操纵界面的完全陌生到现在的基本熟练操纵，我收获的不仅仅是知道了软件的使用方法，更重要的收获是通过两周的思考分析发问设计修正动手连实验从而真正的体会到了数字电路各个项目功能的奥妙所在。刚拿到题目时的不知从何下手，和自己题目相近的同