TOP14【毕业设计】智能频率计的设计.doc文档免费在线阅读

总体电路图软件设计频率计的设计本设计采用公司，应用标准化的硬件描述语言有非常丰富的数据类型，他的结构模型是层次化的，利用这些丰富的数据类型和层次化的结构模型，对复杂的数字系统进行逻辑设计，逐步完善后进行自动综合生成符合要求的在电路结构上可实现的数字逻辑，再下载到可编程逻辑器件中，即可完成计数器的设计任务。

下面是本次设计的描述源程序标准频率时钟信号，应用标准化的硬件描述语言有非常丰富的数据类型，他的结构模型是层次化的，利用这些丰富的数据类型和层次化的结构模型，对复杂的数字系统进行逻辑设计，逐步完善后进行自动综合生成符合要求的这样，当第八个个脉冲完成后，首次送出的数据被送到了最左面的中，其它数据依次出现在第二三四五六七八片中。

总体电路图软件设计频率计的设计本设计采用公司高位移出，搞清了这点，片首尾相串，而时钟端则接在起，这样，当输入个脉冲时，从单片机端输出的数据就进入到了第片中了，而当第二个个脉冲到来后，这个数据就进入了第二片，而新的数据则进入了第片，时，时钟脉冲才起作用。

„第和引脚并行输出端分别接显示器的各段对应的引脚上。

在给出了个脉冲后，最先进入的第个数据到达了最高位，然后再来个脉冲第个脉冲就会从最时钟输入端，可连接到串行口的端。

每个时钟信号的上升沿加到端时，移位寄存器移位，个时钟脉冲过后，位二进制元数字全部移入中。

第脚为复位端，当时，移位寄存器各位复，只有当作为资料输出线，作为移位元时钟脉冲。

为单向位移位寄存器，可实现串行输入，并行输出。

其中第脚为串行数据输入端，个引脚按逻辑与运算规律输入信号，共个输入信号时可并接。

第脚为电路，就不用管它了，直到要显示新的数据时，再发送新的字形码，因此，使用这种方法单片机中的开销小。

图显示电路单片机串行口方式为移位寄存器方式，外接片作为位显示器的静态显示接口，把的。

在单片机应用系统中，显示器显示常用两种方法静态显示和动态扫描显示。

所谓静态显示，就是每个显示器都要占用单独的具有锁存功能的接口用于笔划段字形代码。

这样单片机只要把要显示的字形代码发送到接口为静态显示，静态显示方式显示亮度较高，而且显示状态稳定。

的口为数据输出线，数据经片串入并出以串行方式送入数据从最右端串行移入，每片驱动只。

为串行移位元时钟线。

为资料封锁线为，对标准频率信号的计数值为，则根据闸门时间相等，可得出公式则显示模块测试结果输出显示模块如图所示。

位段采用共阳极接法，显示方式秒过后，预置门控信号被单片机置为低电平，但此时个位的计数器仍然没有停止计数，直等到随后而至的被测信号的上升沿到来时，才通过触发器将这个计数器同时关闭。

设在次预置门控时间中对被测信号计数值，这时触发器要直等到被测信号的上升沿通过时，端才被置，即使两个同时为，将启动两个计算器，系统进入计算允许周期。

这时，计数器和分别对被测信号和标准频率信号同时计数。

当时输出被测频率计数器的计数值。

图等精度频率计数框图测量开始后，首先单片机发出个清零信号，使个位的计数器和触发器置，然后单片机再发出允许测频命令，即使预置门控信号为高电平频率为，为计数结束标志位，当由高电平变为低电平时，计数结束。

是个可控数据选择器，当输入时输出标准频率计数器的值，当输入他们的计数允许信号端，高电平有效。

基准频率信号从的时钟输入端输入，设其频率为待测信号经前端放大限幅和整形后，从与相似的位计数器的时钟输入端输入，测量样闸门时间宽度依据被测频率的大小自动调整测频，从而实现量程的自动转换，扩大了测频的量程范围实现了全范围等精度测量，减少了低频测量的误差。

图中和是个可控的位高速计数器，是较少，可以在较大的范围内选择，只要中位计数器在计信号不溢出都行，但是由于单片机的数据处理能力限制，实际的时间宽度较少，般可在间选择，即在高频段时，闸门时间较短低频时闸门时间较长。

这样较少，可以在较大的范围内选择，只要中位计数器在计信号不溢出都行，但是由于单片机的数据处理能力限制，实际的时间宽度较少，般可在间选择，即在高频段时，闸门时间较短低频时闸门时间较长。

这样闸门时间宽度依据被测频率的大小自动调整测频，从而实现量程的自动转换，扩大了测频的量程范围实现了全范围等精度测量，减少了低频测量的误差。

图中和是个可控的位高速计数器，是他们的计数允许信号端，高电平有效。

基准频率信号从的时钟输入端输入，设其频率为待测信号经前端放大限幅和整形后，从与相似的位计数器的时钟输入端输入，测量频率为，为计数结束标志位，当由高电平变为低电平时，计数结束。

是个可控数据选择器，当输入时输出标准频率计数器的值，当输入时输出被测频率计数器的计数值。

图等精度频率计数框图测量开始后，首先单片机发出个清零信号，使个位的计数器和触发器置，然后单片机再发出允许测频命令，即使预置门控信号为高电平，这时触发器要直等到被测信号的上升沿通过时，端才被置，即使两个同时为，将启动两个计算器，系统进入计算允许周期。

这时，计数器和分别对被测信号和标准频率信号同时计数。

当秒过后，预置门控信号被单片机置为低电平，但此时个位的计数器仍然没有停止计数，直等到随后而至的被测信号的上升沿到来时，才通过触发器将这个计数器同时关闭。

设在次预置门控时间中对被测信号计数值为，对标准频率信号的计数值为，则根据闸门时间相等，可得出公式则显示模块测试结果输出显示模块如图所示。

位段采用共阳极接法，显示方式为静态显示，静态显示方式显示亮度较高，而且显示状态稳定。

的口为数据输出线，数据经片串入并出以串行方式送入数据从最右端串行移入，每片驱动只。

为串行移位元时钟线。

为资料封锁线。

在单片机应用系统中，显示器显示常用两种方法静态显示和动态扫描显示。

所谓静态显示，就是每个显示器都要占用单独的具有锁存功能的接口用于笔划段字形代码。

这样单片机只要把要显示的字形代码发送到接口电路，就不用管它了，直到要显示新的数据时，再发送新的字形码，因此，使用这种方法单片机中的开销小。

图显示电路单片机串行口方式为移位寄存器方式，外接片作为位显示器的静态显示接口，把的作为资料输出线，作为移位元时钟脉冲。

为单向位移位寄存器，可实现串行输入，并行输出。

其中第脚为串行数据输入端，个引脚按逻辑与运算规律输入信号，共个输入信号时可并接。

第脚为时钟输入端，可连接到串行口的端。

每个时钟信号的上升沿加到端时，移位寄存器移位，个时钟脉冲过后，位二进制元数字全部移入中。

第脚为复位端，当时，移位寄存器各位复，只有当时，时钟脉冲才起作用。

„第和引脚并行输出端分别接显示器的各段对应的引脚上。

在给出了个脉冲后，最先进入的第个数据到达了最高位，然后再来个脉冲第个脉冲就会从最高位移出，搞清了这点，片首尾相串，而时钟端则接在起，这样，当输入个脉冲时，从单片机端输出的数据就进入到了第片中了，而当第二个个脉冲到来后，这个数据就进入了第二片，而新的数据则进入了第片，这样，当第八个个脉冲完成后，首次送出的数据被送到了最左面的中，其它数据依次出现在第二三四五六七八片中。

总体电路图软件设计频率计的设计本设计采用公司，应用标准化的硬件描述语言有非常丰富的数据类型，他的结构模型是层次化的，利用这些丰富的数据类型和层次化的结构模型，对复杂的数字系统进行逻辑设计，逐步完善后进行自动综合生成符合要求的在电路结构上可实现的数字逻辑，再下载到可编程逻辑器件中，即可完成计数器的设计任务。

下面是本次设计的描述源程序标准频率时钟信号待测频率时钟信号清零和初始化信号预置门控制信号数据输出控制结束标志数据输出就是计数时间，等预置门时间到后，关断预置门后将给单片机个结束信号，单片机读到结束信号后，通过置的八个状态，分八次将测频结果的位数据读入单片机，单片机通过等精度的测频公式计算出被测信号的频率值，并将此频率值转换为相应的码，为后面的显示功能作准备。

显示子程序显示数据由单片机的串行口送出，口提供串行移位的时钟信号，口控制数据的输出。

显示的数据存放在从开始的单元中。

串行口设为方式。

显示用查表的方式，将要显示的段形码顶先存入以开头的码表中。

显示子程序流程图单片机程序清单装入调显示子程序延时去抖高电平转开始开显示控制置显示个数个置显示缓冲区指针设串行口方式发送数据完毕关显示控制返回是否预置门时间调用测频子程序调用显示子程序延时去抖高电平转预置门时间调用测频子程序调用显示子程序延时去抖高电平转预置门时间调用测频子程序调用显示子程序测频子程序调用熄灭子程序读入预置门时间值计数器清零开始计数读计数结束标志位置值，读值，将的值存入将的值存入标准频率转换进制将值存入调用四字节乘四字节子程序调用八字节除以四字节子程序调用二进制转子程序调用字节展开子程序显示子程序开显示控制设置显示个数置显示缓冲区指针设串行口方式设置偏移值启动发送判断帧数据是否发送完毕判断数据是否发送完毕关显示控制，全灭字装入程序熄灭子程序显示熄灭延时子程序延时子程序四字节乘四字节子程序调用运算区清零子程序设置乘数位数保护的内容从最低位开始将积左移次恢复的值将乘数左移若无进位，转执行从最低位开始将积和被乘数对应相加考虑进位位考虑进位位考虑进位位考虑进位位若单元不为零，转继续执行返回将积运算清零子程序八字节除四字节指向被除数的地址指向除数的位置设置被除数除数的字节数保护除数被除数的指针地址