外文翻译--串行存储器接口【15页】

来自的最近产品介绍包括的条电缆和的设备。

图显示出传输图解式的表现和设计的串行总线速度。

趋向以在串行存储器的应用软件中，速度变得更加的重要的有如密度的增加。

在中，串行总线数据传输字节小于这比现在使用的并行总线要快，因为协议经常落后。

设计者预知将会代替那个人计算机的总线和个人计算机的并行和串行总线对于低速外围设备。

最高处理。

这够快速来处理声音，电话接口，键盘和老鼠的控制，打印机或者其他的标准个人计算机外围设备。

被设想有内部的通道好于其他的串行总线像的引出物，主要有适当到它更高的速度。

这够快速来处理声音，电话接口，键盘和老鼠的控制，打印机或者其他的标准个人计算机外围设备。

最高处理。

部分内容简介为数据的生产。

在中，串行总线数据传输字节小于这比现在使用的并行总线要快，因为协议经常落后。

设计者预知将会代替那个人计算机的总线和个人计算机的并行和串行总线对于低速外围设备。

最高处理。

这够快速来处理声音，电话接口，键盘和老鼠的控制，打印机或者其他的标准个人计算机外围设备。

被设想有内部的通道好于其他的串行总线像的引出物，主要有适当到它更高的速度。

在串行存储器的应用软件中，速度变得更加的重要的有如密度的增加。

读，在时钟下要，当用接口的时候只要。

这导致系统表现出巨大的反差，使耗电量和使用者交互作用。

减慢接口的速度会冲击系统通常表现在增加过度负载。

等待下字节的处理，处理器的能力处理较多复杂的软件的真正时间活动或要求。

这项负载经常影响这产品的使用者。

人平均感觉延迟在过度到中的回应时间。

较快速的回应时间不打断程序的进行，而且这给使用者对这种产品种更多的稳定感。

比较慢的回应时间在产品上反映是导致不满。

以低的接口速度备用传输，能增加产品的电池的使用时间。

在许多应用软件中，种产品操作在充满能量下只有个分数时间。

它最时常出现在些备用中，低电状态。

更快速地运行减少在满电模式中这产品的操作时间允许它在备用状态中保持更长。

图最近来自的高速串行存储器产品的介绍引起了巨大的兴趣。

这是早期的介绍简单的串行存储器接口速度将会有采用串行的外围设备总线倾向。

来自的最近产品介绍包括的条电缆和的设备。

图显示出传输图解式的表现和设计的串行总线速度。

趋向以总线的期望为基础主人式处理器硬件能力和存储器的设计接口选项最早的存储器总线是总线和总线。

总线以内部处理器的通信口微控制器开始。

内部整合的控制器总线开始如周围的总线，意味到许多以个二线为单个组的装置的接口。

是摩托罗拉公司产生的个同步的外围设备接口。

这个接口是最近介绍的正在增加高的速读和较多的产品开发变的样的重要的接口。

总线作为最老的串行总线之，总线在很长的段时间里曾经是流行的和高容量的。

它支援些最低的费用串行存储器和许多够快速的应用软件。

然而，这里有些缺点。

接口不支持和许多密度选项样多的另外接口，由于密度高达以外。

在这里也有些介绍总线的的新产品。

这限制设计者在新的设计上的选择。

需要引脚多于总线，所以系统设计者的花费更昂贵。

总线在速度和建结构上有所限制。

装置限制接口速度为和输出时钟数据在相同的边缘上。

这加上设计上的些限制。

重相似的总线时钟数据在和在时钟的相反边缘上的外和有比较高的速度规格。

所以当有些优点时，它有可能是今天第种消失串行总线。

总线总线，与总线发展的同时，他或许会存在些时间。

由于他的发展如外部总线，它在系统中很好地工作让主控制器上只要很少管脚和连接到许多外部的设备。

些比较通常的设备是转换器，显示器，真实的时间时钟和存储器。

公司推出了个线的串行存储设备可以在总线上操作。

仍然是在线密度工业的领头羊，接口速度和特征而且有线的存储最宽的选择之藉由速率从到。

最初的总线最大值传输速度为。

基於工业回应，这里增加到，但是它有可能会不再增加。

总线速度受限制于外围管脚。

当速度增加，由于总线长度和许多总线上包括多路控制器的装置活动导致噪音增加而产生。

连接不确的载入和碰撞发现记录，使造成个敏感的噪音接口。

接口由二线行时钟和数据所组成记录特定速度为。

基於工业回应，这里增加到，但是它有可能会不再增加。

总线速度受限制于外围管脚。

当速度增加，由于总线长度和许多总线上包括多路控制器的装置活动导致噪音增加而产生。

连接不确的载入和碰撞发现记录，使造成个敏感的噪音接口。

接口由二线行时钟和数据所组成记录特定的通信是以个开始以个结束。

当时钟为高时定义个开始数据从高到低图当时钟为高时定义个结束数据从低到高。

在数据传输过程中当时钟为高时线不能改变。

这个记录使它们之间很难区别开始停止而且数据传输快，总线是杂的。

总线上的噪音有时能造成使数据。

在记录中，排列图的任意阅读由二个部份所组成。

首先，需要读入是从主写入地址线哪里开始。

然后主送个重复的开始跟随个现在的读指令地址。

主时钟数据在来自线。

因为现在的读指令地址与写指令不致，噪音在紧要关头的时间将开始读的操作写入而且时钟想要读数据入主设备之内变成时钟写数据入设备。

结果可能是无法控制的数据。

这不是时常发生的，但是当它是这样的时候，这是严重的。

尽可能限制这些的类型，介绍了线的设备提供输入噪音过滤，板机和输入锁存。

给设计者对存储器写操作控制，全新的线的设备包括区段锁存特征。

这给系统设计者有能力排列的锁关键部份，所以料想不到和不受抑制的写关于噪音不能够损害关键的系统数据。

为了要允许许多的外围设备连接到相同组合的二线，总线要求位开着的搜集家拉高增加输出在总线上的任何设备之上。

因为多路控制器的系统，线也需要位开着的搜集家和位拉高。

当二个设备试着去在相同的时间传送数据，这个结构允许对赢得的个设计结束。

然而，这个结构增加系统电压，来自有涌流流动过提高电阻为的期间在摘要中，总线有优点需要很少的管脚和支持许多外围设备。

然而，总线有速度慢的缺点，噪音的磁化率和比较高的系统涌流。

总线在年代内提出了接口并使用于他们的和产品系列中。

接口分享类似接口，使用相似的信号名字和指令记录。

时钟数据在内部和外部的不同于能在比较高的速率使用时钟。

是第个介绍串行存储器的的公司并在发展比较高的密度设备上是领头羊。

也提出了区段锁存的使用改良数据在设备上中的机制。

在微控制器之后的几年中，数传信号处理器，处理器和全部为内建的接口作特征。

这些发展激励了在年报告最快速的成长串行接口。

今天，如同处理器增加表现样，接口增加的能力。

赶上这个趋势，最近介绍存储时钟率和计划未来速度增加。

接口由四条控制线组成，和。

主设备控制线选择串行的存储器，然后使用时钟和数据线把数据来回转移。

现存的接口是半的双三极管，意味着数据不在输出当写入数据时。

因此它是最可能连接和的个三线接口。

大多数的能实现在完整的双三极管模态中工作。

那意味着数据时钟进入设备之内的同时数据时钟在输出。

这能增加数据传输。

未来存储器将会或许利用这个完整的双三极管能力。

接口指令是被驱动的图为了要读来自存储器的数据，主控制器选择装置，送阅读指令，把地址送到那需要数据，然后时钟数据由设备经过管脚。

在传输结束的时候，主控制器不选通设备。

有串可以读和写的指令，读和写到个状态寄存器，而且设定和清除个写使能锁存。

在任何成功的把不丢失数据写到个设备之前，主控制器必须选择设备，送个指令，不选择设备，再次选择装置，送写指令，送位的地址，旧的低的密度装置只有位地址送位多通道的和不选择设备。

任何违反这些串写操作的结束。

而且完成非丢失的写入和重新设定写使能锁存，使整个的串被为下个写操作重复。

这使存储器对噪音没有反应。