1、“.....这里可选多极进制计数电路和来构成分频电路。和在数字集成电路中可实现的分频次数最高，而且还包含振荡电路所需的非门，使用更为方便。计数为级进制计数器，可以将的信号分频为，其内部框图如图所示，从图中可以看出，的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。图内部框图图内部框图计数器的计数模数为，其逻辑框图如图。因此，般采用石英晶体振整点报时电路般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。方案设计与论证时间脉冲产生电路方案由集成电路定时器与组成的多谐振荡器作为时间标准信号源。图与组成的多谐振荡器图方案二振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体构成振荡器电路......”。

2、“.....方案二振荡器是数字钟的核心。路方案由集成电路定时器与组成的多谐振荡器作为时间标准信号源。图与组成的多谐振荡器图部分内容简介，并且为保证数码管正常工作提供足够的工作电流。整点报时电路般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。方案设计与论证时间脉冲产生电路方案由集成电路定时器与组成的多谐振荡器作为时间标准信号源。图与组成的多谐振荡器图方案二振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，般采用石英晶体振荡器经过分频得到这时间脉冲信号。图石英晶体振荡器图方案三由集成逻辑门与组成的时钟源振荡器......”。

3、“.....则所产生的脉冲的为，而设计要求为，因此其误差为，在精度要求不是很高的时候可以使用。石英晶体振荡电路采用的晶体振荡电路，其频率为，然后再经过分频电路可得到标准的的脉冲输出的阻值，对于门电路通常在之间对于门则常在之间。由门电路组成的多谐振荡器的振荡周期不仅与时间常数有关，而且还取决于门电路的阈值电压，由于容易受到温度电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。综上分析，选择方案二，石英晶体振荡电路能够作为最稳定的信号源。分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，般采用多级进制计数器来实现。例如，将的振荡信号分频为的分频倍数为，即实现该分频功能的计数器相当于级进制计数器。从尽量减少元器件数量的角度来考虑，这里可选多极进制计数电路和来构成分频电路......”。

4、“.....而且还包含振荡电路所需的非门，使用更为方便。计数为级进制计数器，可以将的信号分频为，其内部框图如图所示，从图中可以看出，的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。图内部框图图内部框图计数器的计数模数为，其逻辑框图如图。如将信号分频为，则需外加个分频计数器，故般较少使用来实现分频。综上所述，可选择同时构成振荡电路和分频电路。照图，在和之间接入振荡器外接元件可实现振荡，并利用时计数电路中多个分频器后述可实现级分频，即可得信号。时间计数器电路般采用进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选，其内部逻辑框图如图所示。该器件为双异步计数器，并且每计数器均提供个异步清零端高电平有效。图内部逻辑框图秒个位计数单元为进制计数器，无需进制转换，只需将与下降沿有效相连即可。下降没效与秒输入信号相连......”。

5、“.....秒十位计数单元为进制计数器，需要进制转换。将进制计数器转换为进制计数器的电路连接方法如图所示，其中可作为向上的进位信号与分个位的计数单元的相连。图进制进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的作为向上的进位信号应与时个位计数单元的相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为进制计数器，不是的整数倍，因此需将个位和十位计数单元合并为个整体才能进行进制转换。利用片实现进制计数功能的电路如图所示。另外，图所示电路中，尚余进制计数单元，正好可作为分频器输出信号转化为信号之用。图进制计数器电路译码驱动及显示单元电路译码电路的功能是将秒分时计数器的输出代码进行翻译，变成相应的数字......”。

6、“.....是段译码器驱动器，其输出是门输出且低电平有效，专用于驱动七段共阳极显示数码管。如图所示。若将秒分时计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。校时电路方案。通常，校正时间的方法是首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图所示为所设计的校时电路。图方案校正电路图方案二方案二与方案原理差不多，但多了的电容防抖动。图方案二校正电路图方案三校准电路由基本触发器和与门组成，基本触发器的功能是产生单脉冲，主要作用是起防抖动作用。未拨动开关时，与非门的个输入端接地，基本触发器处于状态，这是数字钟正常工作......”。

7、“.....拨动开关时，与非门的个输入端接地，于是基本触发器转为状态。个输入端接地，基本触发器处于状态，这是数字钟正常工作，分进位脉冲能进入分计数器。拨动开关时，与非门的个输入端接地，于是基本触发器转为状态。秒状态可以直接进入分计数器，而分进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。图方案三校正电路通过比较可知，方案二和方案三比方案多了防抖动的措施，稳定性更好，方案二和方案三相比，防抖动措施更好，更完备，但电路也更为复杂，成本也更高，通过比较选择方案二，既能实现防抖动功能，做出事物也更经济些。报时电路方案采用仿广播台整点报时的功能每当数字钟计时快要到正点时候发出响声，通常按照四低音，高音的顺序发出间断声，以最后声高音结束的时刻为正点时刻。低音约分别发生在分秒发生在分秒发生在分秒发生在分秒，最后声高音约发生在分秒......”。

8、“.....图方案报时电路方案二方案二与方案实现功能样，电路不样。图方案二报时电路单元电路的设计时间脉冲产生电路的设计图产生时间脉冲的电路图同时构成振荡电路和分频电路。如图，在和之间接入振荡器外接元件可实现振荡，并利用时计数电路中多个分频器可实现级分频，即可得信号。计数电路的设计秒分计数器为进制计数器。小时计数器为进制计数器。实现这两种模数的计数器采用中规模集成计数器。进制计数器的设计秒计数器电路与分计数器电路都是进制，它由级进制计数器和级进制计数器连接构成。如图所示由构成的进制计数器。首先将两片设置成十进制加法计数器，将两片计数器并行进位则最大可实现进制的计数器。现要设计个进制的计数器，可利用反馈清零的方法实现。当计数器输出时，通过门电路形成置数脉冲，使计数器归零。图进制计数器电路图进制计数器的设计同理当个位计数状态为，十位计数器状态为时，要求计数器归零......”。

9、“.....变成相应的数字。用于驱动七段数码管的译码器常用的有。是段译码器驱动器，其输出是门输出且低电平有效，专用于驱动七段共阳极显示数码管。由和七段共阳数码管组成的位数码显示电路如图所示。若将秒分时计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。图译码及驱动显示电路图校时电路的设计数字种启动后，每当数字钟显示与实际时间不符进，需要根据标准时间进行校时。校秒时，采用等待校时。校分时的原理比较简单，采用加速校时。对校时电路的要求是在小时校正时不影响分和秒的正常计数。在分校正时不影响秒和小时的正常计数。如图所示，当开关打向下时，因为校正信号和相与的输出为，而开关的另端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。与非门可选......”。