毕业论文：基于FPGA的电子秒表设计.doc文档24页全文免费阅读

异步清零当均为中有时，实现异步清零功能，即。

置功能当均为中有时，实现置功能，即。

二定时器简简介结构及原理图内部电路框图图定时器外围引脚排列定时器是种模拟和数字功能相结合的中规模集成器件。

过门作为计数脉冲加于计数器的计数输入端。

时，门应处于截止状态，故电阻必须小于门的关门电阻。

定时元件取值不同，输出脉冲宽度也不同。

当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的和。

单稳态触发器在电子秒表中的职能是为计数器提供清零信号。

时钟发生器单元图中单元为用定时器构成的多谐振荡器，是种性能较好的时钟源。

单元调节电位器，使在输出端获得频率为的矩形波信号，当基本触发器时，门开启，此时脉冲信号通。

宽度时，可以省去输入微分电路的和。

单稳态触发器在电子秒表中的职能是为计数器提供清零信号部分内容简介清除端。

静态时，门应处于截止状态，故电阻必须小于门的关门电阻。

定时元件取值不同，输出脉冲宽度也不同。

当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的和。

单稳态触发器在电子秒表中的职能是为计数器提供清零信号。

时钟发生器单元图中单元为用定时器构成的多谐振荡器，是种性能较好的时钟源。

单元调节电位器，使在输出端获得频率为的矩形波信号，当基本触发器时，门开启，此时脉冲信号通过门作为计数脉冲加于计数器的计数输入端。

输出波形如下图所示计数及译码显示单元单元二五十进制加法计数器构成电子秒表的计数单元，如图中单元所示。

其中计数器接成五进制形式，对频率为的时钟脉冲进行五分频，在输出端取得周期为的矩形脉冲，作为计数器的时钟输入。

计数器及计数器接成码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示秒秒计时。

是异步二五十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。

通过不同的连接方式，可以实现四种不同的逻辑功能而且还可借助对计数器清零，借助将计数器置。

其具体功能详述如下计数脉冲从输入，作为输出端，为二进制计数器。

计数脉冲从输入，作为输出端，为异步五进制加法计数器。

若将和相连，计数脉冲由输入，作为输出端，则构成异步码十进制加法计数器。

若将与相连，计数脉冲由输入，作为输出端，则构成异步码十进制加法计数器。

清零置功能。

异步清零当均为中有时，实现异步清零功能，即。

置功能当均为中有时，实现置功能，即。

二定时器简简介结构及原理图内部电路框图图定时器外围引脚排列定时器是种模拟和数字功能相结合的中规模集成器件。

般用双极性工艺制作的称为，用工艺制作的称为，除单定时器外，还有对应的双定时器，定时器的电源电压范围宽，可在工作，可在工作，输出驱动电流约为，因而其输出可与或者模拟电路电平兼容。

定时器成本低，性能可靠，只需要外接几个电阻电容，就可以实现多谐振荡器单稳态触发器及施密特触发器等脉冲产生与变换电路。

它也常作为定时器广泛应用于仪器仪表家用电器电子测量及自动控制等方面。

定时器的内部电路框图和外引脚排列图分别如图和图所示。

它内部包括两个电压比较器，三个等值串联电阻，个触发器，个放电管及功率输出级。

它提供两个基准电压和。

定时器的功能主要由两个比较器决定。

两个比较器的输出电压控制触发器和放电管的状态。

在电源与地之间加上电压，当脚悬空时，则电压比较器的同相输入端的电压为，的反相输入端的电压为。

若触发输入端的电压小于，则比较器的输出为，可使触发器置，使输出端。

如果阈值输入端的电压大于，同时端的电压大于，则的输出为，的输出为，可将触发器置，使输出为电平。

的应用构成施密特触发器，用于系统的接口，整形电路或脉冲鉴幅等构成多谐振荡器，组成信号产生电路构成单稳态触发器，用于定时延时整形及些定时开关中，应用电路采用这种方式中的种或多种组合起来可以组成各种实用的电子电路，如定时器分频器脉冲信号发生器元件参数和电路检测电路玩具游戏机电路音响告警电路电源交换电路频率变换电路自动控制电路等。

三基本触发器由与非门组成的基本触发器电路结构电路组成两个与非门输入和输出交叉耦合反馈延时如图所示逻辑符号图所示。

图与非门触发器的结构及分析逻辑功能表与非门组成的基本触发器的特性表功能说明不稳定状态置复位置置位保持原状态由或非门组成的基本触发器电路构成两个或非门的输入和输出交叉耦合而成，图所示。

逻辑符号图所示。

图或非门触发器结构及分析工作原理在与非门实现的基本触发器的基础上稍作变化。

表或非门组成的基本触发器的特性表功能说明保持原状态置复位置复位不稳定状态四功能测试表部分功能输入输出功能清置时钟清置输出二进制计数输出五进制计数输出码十进制计数输出码十进制计数不变保持基本触发器的测试将单元的两个输出端接逻辑电平显示，按动按钮开关接地，记下和的值，按动按钮开关，和的值。

单稳态触发器的动态测试输入端接连续脉冲源，用示波器观察并描绘点点波形，如嫌单稳输出脉冲持续时间太短，难以观察，可适当加大微分电容如改为待测试完毕，再恢复。

钟发生器的〝〞〝〞〝〞三计数模块计数模块中，时钟信号是作为秒表的百分秒输入，百分秒为进制计数器，其进位输出作为秒的计数时钟，秒为进制计数器。

控制信号输入端的和信号控制计数器的开始停止和至零。

仿真结果如图所示，该模块部分源程序如下图计数仿真结果显示〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞五显示控制模块本次设计选用的开发板在位数码管输入方面只提供个数据接口，用来动态显示位数据，在数据输入信号方面要做到和启停控制信号同频率输出，才能保证数码显示不会出错或显示移位。

仿真波形如图所示，该模块部分源程序如下图显示模块仿真波形〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞〝〞同时通过控制信号示系统处在不同的功能状态系统时间运行状态，系统时间至零状态，时钟正常显示状态。

利用功能转换信号实现个功能状态之间的转换，并产生相应的控制信号去控制显示输出模块不同状态的正确显示。

其部分源程序〝〞系统时间运行状态系统时间至零状态时钟正常显示状态六编译仿真下面使用对本设计进行编译和仿真。

首先创建工程，使用文本编辑器输入本设计的所有模块的源程序，把设为顶层文件。

把本设计中的所有设计文件添加进工程后，先对每个模块进行编译纠错，然后把各个模块连接在起保存然后在全程编译，通过之后就可以进行仿真。

先进行软件仿真每部分的仿真从略。

本系统采用的芯片为公司的，用和Ⅱ软件工具开发，设计输入完成后，进行整体的编译和逻辑仿真，然后进行转换延时仿真生成配置文件，最后下载至器件，完成结果功能配置，实现其硬件功能。

确定准确无误后然后开始锁定管脚，执行菜单命令出现如下表功能仿真显示设计小结经过这次的课程设计，现在终于有了点儿心得，原本以为我对还是比较了解的，所以向以为的课程设计应该不会觉得很难，可是事实并不是我所想的那样，如果老师不给我们指导的话，我想就是给我们两个月的时间我也不可能做得出来。

通过这次课程设计，对的语言有了更深刻的认识，对课题设计的基本流程有了定的认识，同时也是把原来所学的书本知识和实践相联系的过程。

并通过实践建立起了学习的浓厚兴趣。

在设计中也深刻体会到了团队精神的重要性，同时我认为我们的工作是团队的工作，团地需要个人，个人也离不开团队，必须发扬要团结协作的精神。

个人的离群都可能导致整项工作的失败。

设计中只有人知道原理是远远不够的，必须让每个人都知道，否则个人的，就可能导致整个工作的失败。

团结协作是我们实习成功的项非常重要的保证。

而这次实习也正好锻炼我们这点，这也是非常宝贵的。

对的设计平台Ⅱ有了熟练的使用。

为以后更好的学习打下了基础通过这次课程设计，我意识到了我对这门课程掌握该有定的不足，还有许多的知识我不了解，有的知半解，有的即使原理懂了，但在应用方面却是丝毫不知。

所以在今后的学习中，我会更加努力不仅要学好理论知识，还要把它应用到实践中去，是两者很好的结合起来，互补互助。

参考文献潘松，黄继业等技术实用教程•科学出版社，年月第三版，第页。

马淑华，高原等电子设计自动化•北京邮电大学出版社第页。

郑毛祥单片机应用基础人民邮电出版社，年月第版，第页。

李邓化，彭书华，许晓飞等智能检测技术及仪表科学出版社，年，第页。

戴佳单片机车语言应用程序设计电子工业出版社，年月，第页。

朱民雄计算机语言技术