【54页】毕业论文：基于VHDL的HDB3编解码器设计.doc文档高清免费浏览

这类器件集成度高，逻辑功能可由软件自由配置，因而由它们构成的数字系统灵活性大大增强。

但这类器件的工作速度比较底，不能直接用于速度要求特别严格的场合。

另外，这类逻辑器件通常需要有若干标准逻辑器件搭成的外围电路才可以工作，所以硬件规模也较大。

第章群的接口码型。

公司生产的Ⅱ是专为可编程逻辑器件的研制和应用而开发的设计软件，具有设计输入编译处理性能分析模拟仿真功能验证以及器件编程的强大功能，深受广大工程师的欢迎。

本文就是采用Ⅱ提供的编辑段程序，实现将不归零码转换成码，最后再将码转换成原始输入的码，对其进行编辑仿真验证，得出相应的波形。

即利用语言对数据传输系统中的码的编解码器进行了设计。

即利用语言对数据传输系统中的码的编解码器进行了设计。

编辑段程序，实现将不归零码转换成码，最后再将码转换成原始输入的真功能验证以及器件编程的强大功能，深受广大工程师的欢迎。

本文就是采用Ⅱ提供的部分内容简介信号的恢复。

国际电报电话咨询委员会已建议把码作为终端设备次群到三次群的接口码型。

公司生产的Ⅱ是专为可编程逻辑器件的研制和应用而开发的设计软件，具有设计输入编译处理性能分析模拟仿真功能验证以及器件编程的强大功能，深受广大工程师的欢迎。

本文就是采用Ⅱ提供的编辑段程序，实现将不归零码转换成码，最后再将码转换成原始输入的码，对其进行编辑仿真验证，得出相应的波形。

即利用语言对数据传输系统中的码的编解码器进行了设计。

第章绪论第节可编程逻辑器件概述可编程逻辑器件的发展历程从世纪年代开始，数字集成电路经历了小规模集成电路，几十到几百门，中规模集成电路，几百到几千门，大规模集成电路，几千到几万门，超大规模集成电路，几百万门以上等几个发展阶段。

在此期间先后出现了各种不同类型的数字集成电路，从大的方面可以将它们分为三种类型。

标准逻辑器件即中小规模集成电路，如工艺的系列和工艺的系列的各种逻辑门，触发器，译码器，多路转换器，计数器和寄存器等逻辑器件就属于这类。

标准器件的生产批量大，成本低，价格便宜。

由于其功能完全确定，版图设计时可将精力投入到提高性能上，因此这种器件的工作速度般都很快。

它是传统数字系统设计中使用的主要器件，但集成度不高，用它设计的系统器件多，功耗大，而且印刷电路版走线复杂，焊点多，致使系统的可靠性降低。

应为用户无法修改这类器件的功能，使得修改设计时比较麻烦，改动系统中的个器件往往就需要重新设计印刷电路。

由软件配置的集成电路器件世纪年代以后陆续推出了由软件配置的微处理器和单片机等逻辑器件，它们较好的弥补了上述标准逻辑器件的缺陷。

这类器件集成度高，逻辑功能可由软件自由配置，因而由它们构成的数字系统灵活性大大增强。

但这类器件的工作速度比较底，不能直接用于速度要求特别严格的场合。

另外，这类逻辑器件通常需要有若干标准逻辑器件搭成的外围电路才可以工作，所以硬件规模也较大。

专用集成电路的出现在定程度上克服了上述两种逻辑器件的些缺点。

是为了满足种或几种特定功能而设计并制造的集成电路芯片，他的密度般都很高，片芯片就能取代块有若干中小规模集成电路芯片搭成的印刷电路板，甚至个完整的数字电路系统也能用片芯片实现。

因此，使用能大大减小系统的硬件规模，降低系统功耗，提高系统可靠性，保密性和工作速度。

按制造方法又可分为全定制产品，半定制产品和可编程逻辑器件。

全定制产品全定制的芯片的各层掩膜都是按特定的电路功能专门制造的。

设计人员从晶体管的版图尺寸，位置和互连线开始设计，以求达到芯片面积利用率高，速度快，功耗低的最优性能。

要经过电路设计，逻辑模拟，版图设计和集成电路的各道生产工序才能制造出符合要求的专用集成电路芯片。

它的设计制作成本高，周期长，还带有较大的风险性，旦设计失误就会浪费大量自己与设计时间，因此全定制的专用集成电路只在特大批量生产的情况下才适用。

半定制产品半定制产品是种约束性设计方式。

约束的主要目的是简化设计，缩短设计周期和提高芯片成品率。

半定制芯片上的单元电路是由器件生产厂家预先作好的，只剩下金属连接层的掩摸有待按用户的具体要求进行设计与制造。

母片通用性较强，可以大批量生产，因而成本较低。

设计半定制芯片时，用户根据设计要求及所选母片的结构设计出连线版图，在交器件生产厂家布金属连接线。

最常见的半定制有门阵列，门海和标准单元等。

半定制与全定制相比，当生产量不是很大时，它的设计和生产周期较短，成本低，风险也小。

可编程逻辑器件以上两种的设计和制造都离不开器件生产厂家，用户主动性较差。

随着微电子技术的发展，设计师们更愿意自己设计专用集成电路芯片，并尽可能缩短设计周期，最好是在实验室里就可以设计出合适的芯片，并且立即投入实际应用之中，在使用中也能比较方便的对设计进行修改。

可编程逻辑器件就是为了满足这需求应运而生的。

芯片上的电路和金属引线都是事先由器件生产厂家作好的，但其逻辑功能在出厂时并没有确定，可由用户根据需要借助于开发工具通过对其编程的办法来确定。

因此设计师们不通过器件生产厂家就能自己设计出符合要求的各种芯片。

器件兼有逻辑器件速度快微处理器灵活性好和定制与半定制集成度高的优点，且大都可多次重复编程，为设计和开发带来很大方便，是实现新型数字系统的理想器件。

二可编程逻辑器件的特点的特点是在进行系统设计时体现出来的，使用设计数字系统会带来许多好处，归结起来主要有以下几点。

集成度高器件集成度高，片可代替几片几十片乃至上百片中小规模的数字集成电路芯片。

用器件实样，标准每五年就审查次。

负责的工作小组就分析了来自用户对版标准的评论和建议。

并在年，提出了个修订后的标准版本，最终在年被采用。

预计这个标准又会在今年收到审查。

作为种很多应用领域内的设计工具，现在已经得到了全球范围的使用。

填补了在设计流程中的很多需要。

首先它允许对系统的结构进行描述。

它描述了系统是如何分解成多个子系统的，也描述了这些子系统式如何连接的第二，允许个系统的专用功能使用熟悉的编程语言形式第三，在投入生产之前，它可以对个系统的设计进行模拟仿真，这样，在没有任何硬件原型的延时和花费之下设计者就可以很快的相互比较和测试其正确性第四，它允许了个设计的详细结构得到了个更加抽象规范的合成，这样就允许了设计者们更加专注于策略性的设计决策，也减少了产品上市的时间。

个数字系统是由很多用线连在起的模块组成。

每个模块实现些功能，并通过内部联系信号与其它模块交流信息。

对个设计的管理是个重要的抽象概念。

我们关注的仅仅是在设计中与它相关的那些方面，而不是试图去掌握每个模块的内部细节。

我们称那些方面为那些模块的接口。

个实体的构造定义了它是如何由其它实体案例组成的，我们可以通过用编写个构造体来描述实体的构造，这个构造体包含了实体案例而不是进程。

这些实体与被称为基本构造体的行为构造体被存放在工作库里。

我们可以随时调用它们。

随着集成电路的发展，我们能够在芯片上使用的部件数量也在不断地增加，这样，我们就可以设计系统来实现越来越复杂的功能。

现在工程师面临的主要挑战是管理大型设计的复杂性。

这个关键的策略是定义的，管理的开发进程，在硬件设计领域通常被称为设计流程。

个好的设计流程是基于建模仿真和综合来使风险降到最小化，也减少了开发时间。

首先，我们搜集和分析需要来决定应该做什么样的系统。

然后，我们开发个系统水平的构造体设计来执行所需要的功能。

这个构造体是由少量的相互作用的模块每个功能的执行部分。

我们使用硬件描述语言，比如，来仿真系统和模拟操作以检测设计的缺陷。

我们通过开发每个模块的功能来完善系统级的设计到详细的设计。

我们做进步的仿真测试，包括衰退检测来修正完善后的设计。

下步，我们从中合成最终的执行模块。

我们做了最后轮仿真，以验证这个合成执行部分是正确的，符合实现目标的。

如果不能达到目标，我们也许还需要对描述进行修订和重新合成。

像这种设计流程应尽早地通过捕获设计缺陷来降低风险，在设计的早期阶段纠正缺陷是比较快的，也能大大减少成本。

也可以通过在设计流程中对可选择的设计进行比较来降低风险。

用最低成本最好达到要求的设计然后进行更进步的开发。

相对于硬件建模和测试的设计流程，这种设计流程减少了时间和成本。

归根结底，这就产生了更便宜，更可靠的产品。

无论传输距离的长短，无论是用双绞线光纤同轴电缆对串行数据进行传输，因为数据是通过中继器回波校验和其它电子设备传输，所要它都要求数据的连续性。

数据的完整性必须通过数据重建合适的时钟提取来保持和转交。

线路码就是为了完成这个功能的。

在选择种特定线路码方案上，必须做些考虑，因为不是所有的线路码都能在发射器和接收器之间完全提供所有重要的同步时钟。

选择线路码的其它考虑是噪音干扰水平检测执行要求和可用的带宽等等。

码三阶高密度双极性码是种双极性信号技术，即依靠正负脉冲的传输。

它是基于极性反转码的，但它也有改进，当有个或个以上的连码时便插入个破坏码。

在现代分区网络中，这种和其它相似更复杂的码型已经取代了码。

码的编码规则采取了码的编码规则，只是当出现四个连码时，码编码时要使用个特殊的破坏位。

这位与上位用编码规则编码的码同极性。

这样的目的是为了抑制数据流中过长的连串，否则过长的连串会阻止数字锁相环去提取每位脉冲。

这种码有时称为连„‟长度限制码，因为它限制了在码中产生的连码长度。

通过引入破坏码，会产生个额外的边沿信号，这样就使得数字锁相环在接收时提供个可