【33页】毕业论文：基于VHDL语言的HDB3码编解码器设计.doc源文档全文在线看

中，通过条件控制开关语句完成插功能。

插符号的设计思想很简单首先判断输入的代码是什么用个条件语句判断，如果输入的是码，则接着判断这是第几个码，则把这位码元变换成为码。

在其他条件下，让原代码照常输出。

插流程图如图所示。

如前考虑，插模块须设计个计数器，用来作为插符号的标志。

在进程考虑，插模块须设计个计数器，用来作为插符号的标志。

在进程插流程图如图所示。

元变换成为码。

在其他条件下，让原代码照常输出。

部分内容简介息代码的原样输出。

同时为了减少后面工作的麻烦，在进行插时，用标识它，用标识，用标识。

插符号的设计思想很简单首先判断输入的代码是什么用个条件语句判断，如果输入的是码，则接着判断这是第几个码，则把这位码元变换成为码。

在其他条件下，让原代码照常输出。

插流程图如图所示。

如前考虑，插模块须设计个计数器，用来作为插符号的标志。

在进程中，通过条件控制开关语句完成插功能。

这里使用了个技巧来实现流程的控制，即在选择语句语句中嵌套了条件判断语句语句来控制双重条件判断的执行结果。

详细程序见附录假设输入串代码，根据设计思想，输入代码与插入符号之后的关系如下代码插后插补单双极性变换注为计数器的个数表示非零码的极性表示的极性表示第个码为输入码型为输出的码型图插流程图补模块的设计插模块的功能是保证附加符号后的序列不破坏极性交替反转造成的无直流特性，即当相邻符号之间有偶数个非符号的时候，把后小段的第个变换成个非破坏符号符号。

补模块流程图如图所示注为的极性为补的码型为前码的极性为标识前非零码的极性图补模块流程图图中补模块是这个设计遇到的第个难点，因为他涉及到个由现在事件的状态决定过去状态的的问题。

其中还有如何确定是，还是的问题。

处理难点的思路是首先把码元经插处理过的放入个位的移位寄存器里，在同步时钟的作用下，同时进行是否补的判决，等到码元从寄存器里出来的时候，就可以决定是应该变换成符号，还是照原码输出。

因此，在程序的结构中进行元件声明，调用库里的触发器来实现延迟作用。

为了使程序更清晰，用了几个元件例化语句，来说明信号的流向。

所谓元件例化就是引入种连接关系，将预先设计好的设计实体定义为个元件，然后利用特定的语句将此元件与当前的设计实体中的指定端口连接，从而为当前设计实体引入个新的低级的设计层次。

在这里，当前设计实体相当于个较大的电路系统，所定义的例化元件相当于个要插在这个电路系统板上的芯片，而当前设计实体中指定的端口则相当于这块电路板上准备接收此芯片的个插座。

元件例化是使设计实体构成自上而下层次设计的种重要途径。

要进行补判决，首先要知道哪个是，从前面的程序中我们了解到，已经用代替，用代替，从这里就表现出采用双相码的优点，它轻易地解决了和的差别。

根据这个设计思想，输入代码与插及补后的代码的关系如下代码插后补后单双极性变换的实现根据的编码规则，我们可以知道，的极性是正负交替的，余下的和看成体且是正负交替的，同时满足的极性与前面的非零码极性致。

由此我们可以将其分别进行极性变换来实现。

从前面的程序知道，已经分别用双相码标识，用标识，所以通过以下的程序可以很容易实现。

如下图为实现极性变换功能的流程图。

根据编码规则，符号的极性与前非零符号相反，极性符号与前非零符号致。

因此将单独拿出来进行极性变换由前面已知已经由标识，所以很好与其他的代码区别，余下的和看成体进行正负交替，这样就完成了的编码。

这个部分遇到的难点在于在Ⅱ软件仿真过程中，它无法识别，在它的波形仿真中只有和。

因此在这里采用了双相码来分别表示。

要得到所需的结果，仅仅在最后加个硬件如四选数字开关就可以将程序中所定义的分别转换成，从而达到设计所需结果。

由上述的程序下载到或中，其输出结果并不是的多电平变化波形，而是单极性触发器编码器归零模块译码器高位低位前言在数字通信系统中消息的传输有基带信号的选择问题，因为并不是所有电波都能在信道中传输。

当数字信号进行长距离传输时要求线路传输码型的频谱不含直流分量，并且只有很少的低频分量和高频分量。

其次，传输码型中应含有定时时钟信息，以利于收端定时时钟的提取，在基带传输系统中，定时信息是在接收端再生原始信息所必需的。

再次，实际传输系统常希望在不中断通信的前提下，能监视误码，如果传输码型有定的规律性，那么就可以根据这规律性来检测传输质量，以便做到自动监测，因此，传输码型应具有定的误码检测能力。

当然，对传输码型的选择还需要编码和解码设备尽量简单等要求，但以上的几点是最主要的考虑因素。

以上要求导致了码的出现并获广泛应用。

三阶高密度双极性码是在码的基础上改进的种双极性归零码，它除具有码功率谱中无直流分量，可进行差错自检等优点外，还克服了码当信息中出现连码时定时提取困难的缺点，而且码频谱能量主要集中在基波频率以下，占用频带较窄，因此码的编解码就显得极为重要了。

目前，码主要由专用集成电路及相应匹配的外围中小规模集成芯片来实现，但集成程度不高，特别是位同步提取非常复杂，不易实现。

随着可编程器件的发展，这难题得到了很好地解决。

本设计就是用语言实现码的编解码器功能。

第章