【毕业设计】4位加法器的设计.doc文档28页优秀范文

设计方法和步骤如下双击原理图的任空白的处，会弹出个元件对话框。

在栏目中输入，我们就得到个输入的与门。

点击按钮，将其放到原理图的适当位置。

重复操作，放入另外两个输入与门。

也可以通过右键菜单的命令复制得到。

双击原理图的空白处，打开元件对话框。

在栏目中输入，我们将得到个输入的或门。

点击按钮，将其放入原理图。

双击原理图的空白处，打开元件对话框。

在栏目中输入，我们会得到个非门。

点击按钮，将其放入原理图。

把所用的元件都放好之后，开始连接电路。

将鼠标指到元件的引脚上，鼠标会变成十字形状。

按下左键，拖动鼠标，就会有导线引出。

根据我们要实现的逻辑，连好各元件的引脚。

双击原理图的空白处，打开元件对话框。

在栏目中输入，我们便得到个输入引脚。

点击按钮，放入原理图。

重复操作，给我们的电路加上个输入引脚。

双击输入引脚，会弹出个属性对话框。

在这对话框上，我们可更改引脚的名字。

我们分别给个输入引脚取名。

双击原理图的空白处，打开元件对话框。

在栏目中输入，我们会得到个输出引脚。

点击按钮，放入原理图。

重复操作，给我们的电路加上两个输出引脚。

给两个输出引脚分别命名为。

工程编译设计好的电路若要让软件能认识并检查设计的电路是否有，需要进行工程编译，软件能自动对我们设计的电路进行编译和检查设计的正确性。

方法如下在菜单下，点击命令，开始编译我们的项目。

编译成功后，点击确定按钮。

功能仿真仿真是指利用软件对我们设计的电路的逻辑功能进行验证，看看在电路的各输入端加上组电平信号后，其输出端是否正确的电平信号输出。

因此在进行仿真之前，我们需要先建立个输入信号波形文件。

方法和步骤如下在菜单下，点击命令。

在随后弹出的对话框中，切换到页。

选中选项，点击按钮。

在菜单下，点击命令。

点击按钮，打开对话框。

点击按钮，列出电路所有的端子。

点击按钮，全部加入。

点击按钮，确认。

回到对话框，点击按钮，确认。

④选中信号，在菜单下，选择命令。

在随后弹出的对话框的栏目中设定参数为，点击按钮。

也用同样的方法进行设置，参数分别为和。

保存文件，在菜单下，选择启动仿真工具。

仿真结束后，点击确认按钮。

观察仿真结果，对比输入与输出之间的逻辑关系是否符合电路的逻辑功能。

半加器的设计元件选择在工具软件的元件库中已经有与门或门与非门和异或门等元件，在设计中可直接调用这些元件，实现电路设计。

图半加器原理图在元件选择对话框的符号库栏目中，用鼠标双击基本元件库文件夹后，在符号文件栏目中列出了该库的基本元件的元件名，例如二输入端的与门异或门电源输入和输出等。

在元件选择对话框的符号名栏目内直接输入，或者在栏目中，用鼠标双击元件名，即可得到异或门的元件符号。

用上述同样的方法也可以得到其他元件符号。

编辑半加器的原理图半加器逻辑电路图如图所示，它由个异或门和个与门构成，是输入端，是和输出端，是向高位的进位输出端。

在元件选择对话框的符号名栏目内直接输入，或者在栏目中，用鼠标双击元件名，即可得到异或门的元件符号。

用上述同样的方法也可以得到与门及输入端和输出端的元件符号。

用鼠标双击输入或输出元件中原来的名称，使其变黑后就可以进行名称修改，用这种方法把两个输入端的名称分别更改为和，把两个输出端的名称分别更改为和，然后按照图所示的半加器逻辑电路的连接方式，用鼠标将相应的输入端和输出端及电路利用的节点与组框中将列出该设计项目的全部信号节点。

若在仿真中只需要观察部分信号的波形，则首先用鼠标将选中的信号名点黑，然后单击对话框中间的按钮，选中的信号即进入到对话框右边的被选择的节点与组框中。

如果需要删除被选择的节点与组框中的节点信号，也可以用鼠标将其名称点黑，然后单击对话框中间的按钮。

节点信号选择完毕后，单击按钮即可。

设置波形参量在波形编辑对话框中调入了半加器的所有节点信号后，还需要为半加器输入信号和设定必要的测试电平等相关的仿真参数。

如果希望能够任意设置输入电平位置或设置输入时钟信号的周期，可以在选项中，取消网格对齐的选择取消钩。

④设定仿真时间宽度在仿真对话框，默认的仿真时间域是。

如果希望有足够长的时间观察仿真结果，可以选择命令菜单中的选项，在弹出的对证框中，填入适当的仿真时间域如即可。

加入输入信号为输入信号和设定测试电平的方法及相关操作如教材图所示，利用必要的功能键为和加上适当的电平，以便仿真后能测试和输出信号。

波形文件存盘以注意后缀是为文件名，存在自己建立的工程内。

在波形文件存盘时，系统将本设计电路的波形文件名自动设置为，因此可以直接单击确定按钮。

进行仿真波形文件存盘后，执行选项中的仿真器命令，单击弹出的仿真开始对话框中的按钮，即可完成对半加器设计电路的仿真，可通过观察仿真波形进行设计电路的功能验证。

仿真图形位全加器的设计编辑位全加器的原理图位全加器可以用两个半加器及个或门连接而成。

其原理图如图所示。

在图形编辑方式下，在用户中找到自己设计的半加器元件，并把它调入原理图编辑框中调入两个，另外从元件库中调出个两输入端的或门，并加入相应的输入和输出元件，按照图所示电路连线，得到位全加器电路的设计结果。

电路中的和是两个位二进制加数输入，是低位来的进位输入，是和输出，是向高位进位输出。

设计文件存盘与编译完成位全加器电路原理图的编辑后，以为文件名将位全加器电路原理图设计文件保存在工程中，表示图形文件。

进行存盘操作时，系统在弹出的存盘操作对话框中，自动保留了上次存盘时的文件名和文件，操作者不要随意单击按钮结束存盘，定要填入正确的文件名并选择正确的工程后，才能单击按钮存盘，这是初学者上机实验时最容易忽略和出错的地方。

图位全加器原理图全加器的原理图文件包括两个层次的设计。

半加器是底层设计文件，全加器是顶层设计文件。

在编译顶层文件之前要设置此文件为顶层文件，操作方法是先打开，执行菜单下的命令即可。

完成图形文件编辑并存盘后，执行的命令对设计文件进行编译，检查设计文件中的。

如果设计文件不存在，则可以开始进步对设计文件进行网表文件提取设计文件排错逻辑综合逻辑分配适配结构综合时序仿真文件提取和编程下载文件装配等操作。

在集成环境下，执行菜单中的命令，可为通过编译的图形设计文件产生个元件符号，并被保存在工程中，该元件符号可以被其他电路系统设计调用，成为该系统的个基本元件。

其输入输出端口名由系统自动改为大写字母。

仿真设计文件在波形编辑方式下，编辑的波形文件，并完成输入信号和输入电平的设置。

波形文件编辑结束后也要将波形文件保存在工程中，在存盘操作时，系统会自动将当前设计的文件名作为波形文件名，并以为文件类型例如位全加器的波形文件是，所以操作者可以直接单击按钮结束波形文件的存盘操作。

波形文件存盘后，执行启动仿真器命令开始仿真，可通过观察仿真波形进行设计电路的功能验证。

仿真图形位加法器的设计设计原理图位加法器的设计中，全加器成为底层文件和是两个位二进制输入端，是低位来得进位输入端，是位和输出端，是向高位进位的输出端。

原理图如图所示。

图位加法器原理图的右边连接了条粗的信号线，表示该信号与有文字标注的个全加器的输入端连接。

同理和。

粗线表示多条信号线组成的总线，细线表示单信号线。

用鼠标左键单击信号线，使之变成红色，然后在红线上单击右键，选择命令，然后选择相应的粗或细信号线即可。

单击编辑窗口左边按钮可以在信号线上添加文字标注。

仿真图形五总结为期周的课程设计就要结束了，这次实训让我感觉收获颇多，在这周的实训中我们不仅巩固了以前学过的知识，而且还学到了怎样运用设计位加法器的整个过程和思路，更加强了我们动手能力，同时也提高了我们的思考能力的锻炼，特别对我们接下来要参加的比赛很有帮助，我们在写程序的同时还要学会要改程序，根据的地方去修改程序。

在此次实训的过程中，我了解到了要加强培养动手能力，要明白理论与实践结合的重要性，只有理论知识也是不够的，只有把所学的理论知识和实践相结合，才能真正提高我们的实际动手能力与思考的能力。

我们虽然碰到了很多困难和问题，到最后还是靠自己的努力与坚持的完成了任务。

当遇到了自己无法解决的困难与问题的时候，要有耐心，要学会步步的去找问题的根源，才能解决问题，还请教老师给予指导和帮助。

这次实训给我最深的印象就是扩大自己的知识面，知道要培养哪些技能对我们的专业很重要。

从整体上看来，实训课题的内容实现的功能都能实现，但也存在着不足和需要进步改进的地方，主要体现在三种波形的幅值定，不能进行随意的调节，时间和条件允许，可通过调整数模转换芯片上的基准电压来实现方波的幅值不稳定，没有呈水平线，这与编写的程序有关，输出的波形数据不够精密需要加入个锁存器，当种波形输出后，没有清零时，拨动另个开关时不影响前个波形数据的